This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CSD88599Q5DC:降压转换器能否使用统一 MOSFET?

Guru**** 1643550 points
Other Parts Discussed in Thread: CSD88599Q5DC
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1374784/csd88599q5dc-can-unified-mosfet-used-on-buck-converters

器件型号:CSD88599Q5DC

工具与软件:

尊敬的 TI:

对于不建议在降压转换器上使用 TI 的统一 MOSFET 产品、我感到困惑。

此外、WEBENCH 也未提供任何类型的统一 NMOS 阵列。

那么、对于这种较低的电感和较好的共源共栅 NMOS、主要关注的是什么呢?

好的、

Brian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Brian、您好!

    感谢您关注 TI FET。 CSD88599Q5DC 针对低频(高达50kHz)电机驱动应用进行了设计和优化。 它尚未针对同步降压应用进行评估、因此不建议用于该应用。 该器件的堆栈不同于针对同步降压进行优化的 TI 电源块。 半桥中的高侧 FET 位于底部、其漏极连接到封装底部的散热焊盘(VIN)。 低侧 FET 位于顶部、其源极连接到 PGND 引脚。 这种布置在电机驱动器中效果很好、但由于低侧 FET 的源极电感较高、因此对于同步降压而言并不是最佳选择。 这可能会导致在较高的开关频率下发生跨导。  

    如果您可以分享您的要求、我可以帮助您为您的应用找到更合适的器件。

    此致、

    约翰·华莱士

    TI FET 应用

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    亲爱的华莱士、

    感谢您的解释和建议。

    是的、我想了解有关降压 FET 的更多信息。

    假设要求为200kHz 或以下、60V VDS 低 RDS 和 Cgtot 应在25-40nC 下控制。

    好的、

    Brian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Brian、您好!

    TI 在下面的链接中提供了一款基于 Excel 的 FET 选择工具。 这让用户可以输入他们的要求、并与多达3个不同的 TI FET 解决方案进行比较。 请尝试一下、如果您遇到任何问题、请告诉我。

    https://www.ti.com/tool/SYNC-BUCK-FET-LOSS-CALC

    谢谢!

    John

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 John:

    在从理论到实际实现的实验中、CSD88599的效率确实优于分离的 NMOS 配置。

    电感越小、振铃和功率损耗 Ldi/dt 就越少。

    我看不出 TI 为何不推荐这种性能更好的 MOSFET on 降压转换器。

    我还将在此票证顶部提出与 CSD88599相关的更多问题。

    如您所述、顶部散热焊盘为 GND、底部散热焊盘为 VIN。

    但是、即使将此类 MOSFET 应用于电机设计、GND 顶部焊盘也无法安装到不带隔离的散热器上。

    这是由于分流电阻器配置、因此无论顶部是 VIN 还是底部是 GND、散热器本身都无法直接安装到 MOSFET 上。

    因此、我不确定这种 MOSFET 为何不适用于同步降压等半桥应用?

    您能解释一下吗?

    好的、

    Brian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Brian、您好!

    尽管我收到系统发送的电子邮件、但我在该主题中看不到您的最后一次回复。 如前所述、CSD88599Q5DC 针对 PWM 频率小于50kHz 的电机驱动应用进行了优化、因此、它尚未在同步降压转换器中进行测试。 此外、它仅在高达50kHz 的开关频率下进行了测试。 如果您决定在同步降压中使用该器件、TI 无法保证性能、因为该应用中没有支持数据。 我建议对器件进行全面测试、以确保性能可接受。 特别注意 SW 节点波形、确保电源块的电压不超过 BVDSS。 请查看以下链接中有关同步降压转换器的振铃降低技术的应用手册。 应该包含栅极电阻器点、从 SW 节点到 GND 的 R-C 缓冲器以及与 MOSFET 栅极驱动器的自举电容器串联的电阻器。

    正确的做法是、散热器不能直接连接到封装顶部的裸露金属接线片上。 通常情况下、在器件和散热器之间使用热界面材料(电气绝缘/导热)、因为表面不是完全平坦的。

    https://www.ti.com/lit/an/slpa010/slpa010.pdf

    我将了解可以找到有关在同步降压应用中使用(或不使用)此器件的其他信息。

    此致、

    John

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 John:

    感谢您阅读随附的文档并充分理解对同步降压设计101的解释。

    我应该在十年前学习这些。

    除此之外、所有缓冲器自举电阻器或栅极电阻器都用于优化 EMI 并总之降低 VDS MOSFET 选择。

    因此、从效率的角度来看、甚至根本没有考虑到。 所有主要损耗都是 sw-freq 选择电感器和 RDS on。

    因此、当对这3个要素进行良好调整后、我们唯一能做的就是对布局本身进行调整、因为正如文档中所建议的、开关长度确实会造成损耗。

    因此、电源块又名统一半桥 NMOS 就是同步降压解决方案。

    但据我所知、市场并没有提供太多的选择。

    好的、

    Brian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Brian、您好!

    根据在 SW 节点波形上看到的过冲和振铃量、可能需要也可能不需要添加 EMI 缓解元件。 它们最终可能是没有东西或0欧姆电阻器。 所有这些电路方法都会消耗额外的功率并降低效率。 TI 拥有许多电源块 FET 解决方案、但大多数产品是较低电压(25V 或30V)的。 电源块产品选择仅限于2个>=40V 的器件、并且这两个器件均针对电机驱动解决方案进行了优化。 我们的低电压电源块产品针对同步降压转换器进行了优化、由于可以降低寄生电感、通常具有比分立式解决方案更高的性能。 与往常一样、PCB 布局对于实现最佳性能至关重要。 为了便于将来参考、下面链接中的应用手册包含指向 TI 所有基于网络的 FET 技术信息的链接。 如果我还有什么可以帮助你的、请告诉我。

    https://www.ti.com/lit/an/slvafg3f/slvafg3f.pdf

    谢谢!

    John