This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UCC28180:下冲、栅极引脚短路

Guru**** 2494635 points
Other Parts Discussed in Thread: UCC28180

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/1475830/ucc28180-undershoot-gate-pin-short

器件型号:UCC28180

工具与软件:

你好  

我们将 PFC 驱动器用于 BLDC 电机应用、其输出电压为380V、功率约为1000W。
那么该电路本身就可以正常工作。 但在测试中、PFC 控制器会反复出现故障。 误差始终是相同的 GATE 引脚对 GND 引脚短路。 GATE 引脚上的测量结果表明、关闭时电压介于-0.5..1.5V 之间。

负电压在高负载和空载时最高。
如果我有一个小负载、可能为10%、负电压会更低。

我尝试了以下措施、但没有帮助:
-A -散料二极管与 GATE 引脚和 GND 引脚并联;
-10...100pF 并联至 FET 上的栅极-引脚和源极-引脚。
-2..10kR、与 FET 的栅极和源极并联。
-布局优化

唯一有用的方法是显著减小栅极电阻器(3...5R)。 这里有一个68R。
我们选择68R 来保持低于 EMC 测试的限值。
现在恐怕、如果缩小栅极电阻、EMC 测试将无法通过。

我还可以尝试哪些其他措施?

测量:
蓝色:PFC 控制器的(+)门引脚和(-) GND 引脚
橙色:(+)栅极引脚和(-) FET 的源极引脚

奇怪的是、负电压只在 PFC 上出现、而不在 FET 上出现。 彼此之间的距离约为1.2cm


  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    John、您好!  


    栅极引脚相对于 GND 引脚的绝对最大额定值为-0.3V、这是所有故障的原因。  
    如果您尝试使用小信号肖特基二极管来钳制它、它们不会有大信号肖特基二极管所具有的极低正向压降。  


    我认为、UCC28180从栅极引脚到 GND 引脚的下冲可能是由 PCB 布局中的杂散电感引起的、如下面的红色标记所示:  

    如果 UCC28180 GND 引脚连接到输出电容器负极端子、并且 Cout 负极端子和 MOSFET 源极端子之间存在引线电感、则 Cout 电流的高上升 di/dt (就在 MOSFET 关断后)可能会在该杂散电感上产生电压。  

    测量 MOSFET 栅极至源极不会显示 di/dt 的负尖峰、因为 MOSFET 的 Ciss 在负电压上跟踪其 Vgs。   
    但是、测量控制器栅极 GND 将显示负尖峰、因为控制器 GND 以电感电压的正端为基准。  

    理想情况下、我建议您重新设计 PCB 布局、以消除此杂散电感。  

    从短期来看、如果您将 UCC28180 GND 引脚重新连接到 MOSFET 源极引脚、而不是 Cout 负极端子、可以看到有益的改善。  
    确保所有与控制器相关的电阻器和电容器都以控制器 GND 引脚为基准。  

    此致、
    Ulrich

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Ulrich

    感谢你的帮助。  我已经认为这会是这样的。 我要更改布局。 关于布局的一个问题。 元件线圈、FET、升压二极管和 Cout 电容器时。 我有问题。 我可以放置元件、使线圈和 FET/二极管之间的距离短、但 FET /二极管到 Cout 的距离更长、或者我放置它、使 FET 和二极管到 Cout 的距离更短、但线圈到 FET/二极管的距离更长。 从 EMC 的角度来看、您认为哪个型号更好?  

    Rsense 是否应尽可能靠近 FET 源极引脚?

    此致  
    John





  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    John、您好!  

    理想情况下、应尽量缩短所有距离、但现实需要做出一些妥协。  

    对于每个开关周期、都有两个环路、每个环路都有相应的环路区域(当 FET 导通和当 FET 关断时):

    为了降低 EMI、最大程度地减小环路面积比最大程度地减小环路距离更重要。  
    由于零部件之间的距离必须有一定有限的距离、因此限制距离的选项是有限的。

    最好将重点放在减少环路面积(这两个)上、因为它们的作用类似于天线、但大多数情况下都是尝试使关闭面积尽可能小、
    从而尽可能减小面积从导通状态到关断状态的变化。   
    ~原理图(上面)可以看到"关"区域的面积是"开"区域的2倍、而这只是一张原理图。  
    实际环路位于 PCB 上。   

    这意味着优先选择缩短 FET/二极管到 Cout 的距离。   
    最大限度地减小这两个环路区域的理想方法是 将轨道布置在上/下、以使 返回电流在源路径下方流动、并(大多数情况下)消除上方轨道的磁场。  当无法实现超额/欠回报时、下一个"最佳"做法是并排。  到路径和到路径的距离越远、可能辐射并在内部和外部耦合噪声的环路区域就越大。

    高频开关电流的布线应优先于信号的布线、但确保信号不会置于其余磁场可能将噪声耦合到信号的位置。  

    此致、
    Ulrich

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Ulrich

    非常感谢。  


    应将分流电阻器放在哪里?

    将 Cin 连接到 FET 的源极引脚难道不是更好吗? 尽可能短的距离和环路?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 John:  

    电流检测电阻的位置应与未更改的图中所示的方式相同。   

    请勿将 Cin 电容移至 Rsense 之前(如上面建议的那样)、因为 Cin 会滤除电感器电流的高频峰值、并会对 PCL (峰值电流限制)产生不利影响。  

    此致、
    Ulrich

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Ulrich
    我们将进行重新设计。 重新设计后、您将知道何时进行了测量。 您有其他有关 EMC 振铃的提示吗?

    此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    John、您好!  

    有关 EMC 和振铃的提示不在本论坛的讨论范围内、可能会填满几页。   
    但是有关这些主题的各种信息都可以在网络搜索中找到。
    使用 UCC28180进行设计时、需遵循适用于所有类型电源转换电路的良好实践设计技术以及良好的 PCB 布局实践。  

    此致、
    Ulrich