工具与软件:
尊敬的 TI 团队:
我希望你做得好。
我们目前正在使用 SPI 通信将 ADC 与 TMDSEVM6678LE 连接起来。 由于 CS[0]和 CS[1]已分配给其他外设功能、因此我们计划将 CS[2]用于该接口。
您能否确认使用 CS[2]与 ADC 进行 SPI 通信是否可行? 此外、如果您能查看所附电路图并提出任何必要的更正建议、以确保功能正常、我们将不胜感激。
期待您的答复。
此致、
Krishn Singh Chauhan
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具与软件:
尊敬的 TI 团队:
我希望你做得好。
我们目前正在使用 SPI 通信将 ADC 与 TMDSEVM6678LE 连接起来。 由于 CS[0]和 CS[1]已分配给其他外设功能、因此我们计划将 CS[2]用于该接口。
您能否确认使用 CS[2]与 ADC 进行 SPI 通信是否可行? 此外、如果您能查看所附电路图并提出任何必要的更正建议、以确保功能正常、我们将不胜感激。
期待您的答复。
此致、
Krishn Singh Chauhan
尊敬的 Praveen R.:
我希望你做得好。
目标: 使用 SPI 通信协议将 ADC 与 TMDSEVM6678LE 连接。
我们参考了的原理图 TMS320C6678 EVM 板(修订版 A101-1) 、TMS320C6678的数据表 和 技术参考手册(SPRUH58) . 根据我们的主要发现:
此外、我们还回顾了 KeyStone 架构串行外设接口(SPI)(SPRUGP2A) . 本文档说明可用的 SPI 片选信号为 SPISCS[0] 和 SPISCS[1](作为 SPISCS[n]) . 但是、这两个信号当前均在使用中。
假定 DSP_SSPCS1 配置为 输入 (用于 CS 引脚的外部高/低控制)、我们不确定如何将其用作 主 SPI 芯片选择 . 主要关注点包括:
| 引脚编号 | 方向 | 信号名称 |
|---|---|---|
| 63. | 能源 | DSP_SSPMISO |
| 65 | 。 | DSP_SSPMOSI |
| 67 | 。 | DSP_SSPCS1 |
| 69 | 。 | PH_SSPCK |
我们还对 SPI 使用以下配置。 在这些配置的电路中、我们需要知道"是否正确?"。
我们想询问使用与 ADC 建立 SPI 通信的可行性 80引脚扩展头 在上 TMDSEVM6678LE . 具体而言、我们要确认是否有可能:
同时通过扩展接头上的可用 SPI 引脚保持正确的主从 SPI 通信。
对于您在此方面提供的指导以及任何关于成功将 ADC 与相连接的理想方法的建议、我们都将不胜感激 TMDSEVM6678LE .
期待您的宝贵见解。
此致、
Krishn Singh Chauhan
尊敬的 Robert E.:
大家好。
我们真诚地感谢 Praveen R.为我们提供了一名 硬件/EVM 专家来协助我们 调查这一问题。
当然、我们将为您提供必要的文档、我们认为这些文档有助于跟踪和解决这些问题。 如果您需要任何其他信息、请告知我们。
PFA,这是 TMS320C6678 EVM 板(修订版 A101-1)(适用于 TMDSEVM6678LE )。
e2e.ti.com/.../TMDXEVM6678L_5F00_EVM_5F00_A101_2D00_1_5F00_DSN.pdf
如果您能查看随附的电路图并提出必要的修正建议以确保功能正常、我们将不胜感激。
此致、
Krishn Singh Chauhan
我不知道确切的答案、因为我不知道 FPGA 是如何编程的以及如何使用 SPI 发挥功能。 假设 FPGA 和电路板操作不需要 SPI 接口、您可以移除 R400。 这将从 SPI 连接断开 MISO (FPGA 数据输出)、允许您将扩展接口(DSP_SSPCK、DSP_SSPCS1、DSP_SSPMISO、DSP_SSPMOSI)上的 SPI 总线用于 ADC 接口。
尊敬的 Robert E.:
感谢您的支持。 我们衷心感谢您协助解决这一问题。 很抱歉、如果这个问题很复杂、但您的见解肯定会对面临类似挑战的其他人有所帮助。
我们对带 ADC 的 SPI 接口和80引脚扩展头进行了一些说明:
下面汇总了的 SPI 引脚配置 80引脚扩展接头(TEST_PH1):
| 引脚编号 | 方向 | 信号名称 |
|---|---|---|
| 63. | 能源 | DSP_SSPMISO |
| 65 | 。 | DSP_SSPMOSI |
| 67 | 。 | DSP_SSPCS1 |
| 69 | 。 | PH_SSPCK |
我们还在的 SPI 电路中观察到这种情况 TI TMS320C6678 、 FPGA 、 NOR 闪存 和 80引脚扩展接头(TEST_PH1) 、有两个片选信号: DSP_SSPCS0 和 DSP_SSPCS1 . while DSP_SSPCS1 在其中运行 输出模式 在 DSP 上( TI TMS320C6678 )、 DSP_SSPCS1 在中正常工作 输入模式 在上 FPGA 和 80引脚扩展头 .
对于这种配置、我们有以下关键问题:
编码器 移除 R400 时、DSP_SSPCS1被设置为 an 输入 在上 80引脚扩展头 . 在这种情况下、是否仍然可以向 ADC 发送数据(作为主器件)和接收数据(从 ADC 作为从器件)? 原因 DSP_SSPCS1处于输入模式 、这是否会限制其在主从通信中正常运行的能力? 这一假设是否正确?
如果 DSP_SSPCS1 无法按预期工作 4引脚 SPI 通信 可以通过实现 ADC (对于这两种情况 主-从 和 从-主 通信)、是否可以配置 SPI 处于3引脚模式 并使用 A GPIO 引脚 从中删除 DSP (80引脚扩展接头) 来控制 片选(CS)信号 (即手动将其设置为高电平或低电平)? 这一点至关重要、因为我们需要这两者 主-从 和 从-主 ADC 接口的通信。
我们感谢您对这些问题的见解。 再次感谢您的时间和支持。
此致、
Krisnh Singh Chauhan
处理器是 SPI 主设备、80相的扩展头(以及插入到它的任何设备)是 SPI 从设备。
DSP_SSPCK 是处理器的输出、是到任何/所有从器件(包括80p 接头)的输入
DSP_SSCS1是处理器的输出、是到任何/所有从器件 (包括80p 接头)的输入
我假设您配置为4引脚 SPI。 此配置具有用于输入和输出的单独引脚。
DSP_SSPMOSI 是处理器的输出、是到任何/所有从器件的输入(包括80p 接头)
DSP_SSPMISO 是处理器的输入、来自任何/所有从器件(包括80p 接头)的输出
由于 SPI 接口支持2个芯片选择- SPI 主器件(处理器)可与2个不同的外设通信。 对于该设计-您总共需要3个芯片选择- 0/flash、1/FPGA、2/80p 接头。 但是、由于处理器总共只支持2个...必须在 FPGA 和80p 之间进行"共享"。 "共享"是指必须禁用一个外设(FPGA 或80p 接头)。 默认情况下- 80p 扩展保持打开状态、因此 FPGA 可以使用芯片选择而不会出现问题。 由于您要使用80p 扩展、因此需要以某种方式禁用 FPGA。 我不知道如何对 FPGA 进行编程、只是假设它使用 DSP_SSCS1进行 SPI 访问)。
查看原理图-我没有办法断开 DSP_SSCS1与 FPGA 的连接。 因此、当 SSCS1被置位时、FPGA 将做出响应。 但是-我们可以通过移除电阻 R400来防止 FPGA 将信息驱动到 MISO 线路上。
当处理器要与80p 扩展通信时、它会将 DSP_SSCS1置为所选从器件(80p 扩展和 FPGA)。 处理器将向从器件(FPGA 和80引脚)输出 CLK 和数据(MOSI)。 但是、只有80引脚扩展可以将 MISO 上的数据驱动回处理器(因为 FPGA 断开连接)。