• 状态 Resolved
  • 已锁定 已锁定
  • 回复 10 回复
  • 订户 0 订户
  • 视图 134 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA4AH-Q1：CPSW9G SERDES - SERDES1和 SERDES2分配

admin
Guru**** 2465890 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1469700/tda4ah-q1-cpsw9g-serdes---serdes1-and-serdes2-allocation

器件型号：TDA4AH-Q1

工具与软件：

尊敬的 TI 专家：

我需要与此 SERDES 分配/配置和 QSGMII 应用限制相关的确认：

SPRUJ52C 表12-198。 SERDES0/1/2/4支持的配置

                       

是否可以执行此配置以完全功能使用所有 SERDES 链路？

SERDES0：PCIE1的1x4L

SERDES1：

Lane0 SGMII3

通道1 SGMII4

通道2 PCIe2通道0

通道3 PCIe2通道1

SERDES2：

Lane0 QSGMII5或 SGMII5

Lane1 NA

SGMII1上的 Lane2 USXGMII (10Gbps)

SGMII2上的 Lane3 USXGMII (10Gbps)

特别是在同一 SERDES 块上的2个 USXGMII 链路的全部功能？

是否可以确认此配置、QSGMII 链路不会对另一个链路造成故障？

关于这些信息、取自：

SPRSP79B 表4-1. 器件比较 Remark7

如果 QSGMII 用于任何 SGMII 端口1至4、则 SGMII1/2/3/4无法用于以太网功能、因为所有4个内部 CPSW 都是如此
端口映射到选定的 QSGMII SERDES 端口。

如果 QSGMII 用于任何 SGMII 端口5至8、则 SGMII5/6/7/8不能用于以太网功能、因为所有4个内部 CPSW 都支持
端口映射到选定的 QSGMII SERDES 端口。

此致、

AB

  • 0
    TI__Guru**** 2465890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    Unknown 说：
    SERDES0：PCIE1
    的1x4L

    是、可以使用 SerDes0单链路 PCIe1。

    [报价用户 id="528030" url="~/support/processors-group/processors/f/processors-forum/1469700/tda4ah-q1-cpsw9g-serdes---serdes1-and-serdes2-allocation "]

    SERDES1：

    Lane0 SGMII3

    通道1 SGMII4

    通道2 PCIe2通道0

    通道3 PCIe2通道1

    [报价]

    是、可以使用 SerDes1作为 SGMII + PCIe2多链路组合。

    [报价用户 id="528030" url="~/support/processors-group/processors/f/processors-forum/1469700/tda4ah-q1-cpsw9g-serdes---serdes1-and-serdes2-allocation "]

    SERDES2：

    Lane0 QSGMII5或 SGMII5

    Lane1 NA

    SGMII1上的 Lane2 USXGMII (10Gbps)

    SGMII2上的 Lane3 USXGMII (10Gbps)

    [报价]

    如果您希望使用 QSGMII、则需要至少一个 QSGMII 子端口。
    如上所述、使用 SGMII3、SGMII4和 USXGMII1/SGMII1、USXGMII2/SGMII2时、您可以在 QSGMII 子端口中使用6、7、8个作为主端口、在 QSGMII5中使用。

    如果您希望在 SGMII5中使用、则没问题。

    您可以使用 SGMII + USXGMII / QSGMII + USXGMII 多链路配置。

    如果要使用 SGMII5、SGMII1、SGMII2、则需要启用串行器/解串器2的全部4个通道。

    此致、
    Sudheer

  • 0
    TI__Guru**** 2465890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    感谢您的快速响应。

    我们可以使用 PCIe0通道2和通道3 、而不是 PCIe2 Lane0和 Lane1 、要与上述配置兼容？

    而且每条 SERDES/通道都能完全运行？

    PCIe2链接到64位域、该域无法从 R5内核的32位域直接访问。 这对我们来说限制性很强。

    此致、

    AB

  • 0
    TI__Guru**** 2465890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！  

    Unknown 说：
    我们能否使用 PCIe0通道2和通道3 、而不是 PCIe2 Lane0和 Lane1 、要与上述配置兼容吗?[/QUOT]

    让我来咨询我们的 PCIe 专家、看看我们是否可以在没有 Lane0、Lane1的情况下使用 Lane2、Lane3。  

    Unknown 说：
    并且每条 SERDES/通道均具备完整功能?

    是的、您可以在每个串行器/解串器通道上最多使用两项功能。  

    Unknown 说：
    PCIe2链接到64位域、该域无法从 R5内核的32位域直接访问。 对我们来说非常严格[/报价]

    好的、明白。

    如果您希望访问在 Linux A72和 RTOS R5F 中使用的串行器/解串器的一项功能、则应在 U-boot 处的引导层配置串行器/解串器、并在 Linux 和 RTOS 中使用每个不同的功能。  

    此致、  

    Sudheer

    [/quote]
  • 0
    TI__Guru**** 2465890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    [报价 userid="540868" url="~/support/processors-group/processors/f/processors-forum/1469700/tda4ah-q1-cpsw9g-serdes---serdes1-and-serdes2-allocation/5642579 #5642579"]
    AB 说：
    我们可以使用 PCIe0通道2和通道3 、而不是 PCIe2 Lane0和 Lane1 、要与上述配置兼容？

    让我来咨询我们的 PCIe 专家、看看我们是否可以在没有 Lane0、Lane1的情况下使用 Lane2、Lane3。  

    [报价]

    我们从未在不使用 Lane0和 Lane1的情况下尝试使用 PCIe0 Lane2和 Lane3。
    我们认为、不能仅使用通道2、通道3、因为"PCIe 控制器通道0将始终是任何通道宽度的主通道"。

    此致、
    Sudheer

  • 0
    TI__Guru**** 2465890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    [报价 userid="540868" url="~/support/processors-group/processors/f/processors-forum/1469700/tda4ah-q1-cpsw9g-serdes---serdes1-and-serdes2-allocation/5641471 #5641471"]如果您要使用 SGMII5、SGMII1、SGMII2、则需要启用 SerDes2的全部4个通道。

    您能解释一下为什么要精确地启用 SerDes2的所有通道,即使我们不想使用 Lane1吗?

    [报价 userid="540868" url="~/support/processors-group/processors/f/processors-forum/1469700/tda4ah-q1-cpsw9g-serdes---serdes1-and-serdes2-allocation/5644395 #5644395"]我们认为您不能只使用 Lane2、Lane3、因为"PCIe 控制器通道0将始终是任何通道宽度的主通道"。
    [报价]

    在这种情况下、我们是否可以使用下面的配置来保留 PCIe0通道0和通道1？

    SERDES1：

    通道0 PCIE0通道0

    通道1 PCIE0通道1

    LANE2  SGMII1

    区域3  SGMII2

    SERDES2：

    Lane0 QSGMII5或 SGMII5

    Lane1 NA

    SGMII7 或 SGMII1上的 Lane2 USXGMII (10Gbps)

    SGMII8或 SGMII2上的 Lane3 USXGMII (10Gbps)

    此致、

    AB

  • 0
    TI__Guru**** 2465890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    [报价 userid="528030" url="~/support/processors-group/processors/f/processors-forum/1469700/tda4ah-q1-cpsw9g-serdes---serdes1-and-serdes2-allocation/5646799 #5646799"]
    Doredla Sudheer Kumar 说：
    如果要使用 SGMII5、SGMII1、SGMII2、则需要启用串行器/解串器2的全部4个通道。

    您能解释一下为什么要精确地启用 SerDes2的所有通道,即使我们不想使用 Lane1吗?

    [报价]

    SerDes 驱动程序无法将替代通道配置为与 Linux 驱动程序相同的功能。
    RTOS 驱动程序支持配置所需的通道。

    [报价 userid="528030" url="~/support/processors-group/processors/f/processors-forum/1469700/tda4ah-q1-cpsw9g-serdes---serdes1-and-serdes2-allocation/5646799 #5646799"]

    SERDES1：

    通道0 PCIE0通道0

    通道1 PCIE0通道1

    LANE2  SGMII1

    区域3  SGMII2

    SERDES2：

    Lane0 QSGMII5或 SGMII5

    Lane1 NA

    SGMII7 或 SGMII1上的 Lane2 USXGMII (10Gbps)

    SGMII8或 SGMII2上的 Lane3 USXGMII (10Gbps)

    [报价]

    是的、这是可以实现的。
    串行器/解串器1：
    PCIe + SGMII 多链路配置。

    串行器/解串器2：
    USXGMII 中的 Lane2、Lane3 (速率为10Gbps)。
    如果1Gbps 链路速度没问题、则可以使用 SGMII。

    此致、
    Sudheer

  • 0
    TI__Guru**** 2465890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    谢谢！

    如果我们仅将 SGMII7和 SGMII8用于 USXGMII、配置是否仍然可用？

    SERDES1：

    通道0 PCIE0通道0

    通道1 PCIE0通道1

    LANE2  SGMII1

    区域3  SGMII2

    SERDES2：

    Lane0 QSGMII5或 SGMII5

    Lane1 NA

    SGMII7上的 Lane2 USXGMII  (10Gbps)

    SGMII8上的 Lane3 USXGMII  (10Gbps)

    此致、

    AB

  • 0
    TI__Guru**** 2465890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！  

    Unknown 说：
    如果我们只对 USXGMII 使用 SGMII7和 SGMII8、配置是否仍然可用？

    否  

    端口7/8不支持 USXGMII 接口。 仅端口1和端口2支持 USXGMII。  

    此致  

    Sudheer

  • 0
    TI__Guru**** 2465890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    如果我们为每个 SERDES 选择这些时钟、我们可以使用以下配置吗？

    SERDES1：

    通道0 PCIE0通道0

    通道1 PCIE0通道1

    SGMII1上的 Lane2 USXGMII  (10Gbps)

    SGMII2上的 Lane3 USXGMII  (10Gbps)

    具有适用于 USXGMII 的156.25MHz 外部时钟

    SERDES2：

    Lane0 QSGMII5

    Lane1 NA

    LANE2  SGMII7

    区域3  SGMII8

    具有用于 SGMII 的外部100 MHz 时钟

    此致、

    AB

  • 0
    TI__Guru**** 2465890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    [报价 userid="528030" url="~/support/processors-group/processors/f/processors-forum/1469700/tda4ah-q1-cpsw9g-serdes---serdes1-and-serdes2-allocation/5662267 #5662267"]

    SERDES1：

    通道0 PCIE0通道0

    通道1 PCIE0通道1

    SGMII1上的 Lane2 USXGMII  (10Gbps)

    SGMII2上的 Lane3 USXGMII  (10Gbps)

    具有适用于 USXGMII 的156.25MHz 外部时钟

    [报价]

    上面是具有 PCIe + USXGMII/PCIe + SGMII 的串行器/解串器多链路配置

    PCIe + USXGMII 需要100Hz 时钟用于 PCIe、而156.25MHz 时钟用于 USXGMII
    PCIe + SGMII 还需要 PCIe 和 SGMII 的100MHz 时钟。

    TI SoC TDA4AH 能够提供串行器/解串器所需的时钟、即为串行器/解串器使用内部时钟。
    如果需要、您还可以为串行器/解串器提供外部时钟。

    [报价 userid="528030" url="~/support/processors-group/processors/f/processors-forum/1469700/tda4ah-q1-cpsw9g-serdes---serdes1-and-serdes2-allocation/5662267 #5662267"]

    SERDES2：

    Lane0 QSGMII5

    Lane1 NA

    LANE2  SGMII7

    区域3  SGMII8

    具有用于 SGMII 的外部100 MHz 时钟

    [报价]

    上面是具有 QSGMII + SGMII 的串行器/解串器多链路配置。
    两个接口都将使用100Mhz 时钟。
    如上所述、如果需要、您也可以馈送外部时钟。

    此致、
    Sudheer