您好，
我们公司仍在使用“TMS320C6474夹层EVM板”，最近Spectrum Digital停止生产这些板。
我们成功地获取了PCB布局，原理图和BOM，作为此特定卡的选件，以防我们需要制造它们。
这些资源缺少嵌入式仿真器电路，BOM和原理图的钻孔不包括 与嵌入式仿真器电路相关的任何内容。
带嵌入式仿真器的卡
不带嵌入式仿真器的卡
现在，根据 JTAG拓扑，对使用哪种JTAG连接进行了某种检测。
我的问题是：在没有 嵌入式仿真器电路的情况下，是否可以使用XDS 560 v2仿真器通过JTAG 60PIN连接到DSP？
如果否，您能否说明原因？
如果是，如何操作？ (欢迎使用提示)
谢谢！
布特罗斯·法拉
您好，布特罗斯：
我又回到这里仔细看了一下这个原理图，我似乎误解了这个原理图。
因此，该主板上有几个元素：
结构图显示以下内容：
我特意为其着色，以突出说明文档中如何描述这些元素：
该EVM集成了Spectrum Digital的嵌入式JTAG仿真，14引脚JTAG接口和2 - 60引脚TI JTAG/跟踪管座。 CPLD用于路由各种JTAG路径，因此无需用户交换机或硬件配置。 当与板载仿真或14引脚JTAG插头J10一起使用时，该板支持JTAG扫描链中的两个C6474器件。 使用60引脚JTAG插头时，只有一个C6474设备连接到该插头。 每个CPU都有一个60引脚JTAG插头。 如果只使用一个60引脚JTAG插头，则可通过其14引脚或60引脚JTAG仿真连接器访问其它C6474设备。
因此，基本上，该主板的设置方式是您有多个选项：
1)使用USB连接器访问嵌入式JTAG仿真器并调试两个C6474设备
2)使用14引脚JTAG连接器调试两个C6474设备
3)使用60引脚JTAG连接调试一个特定的C6474设备-另一个可通过14引脚或嵌入式JTAG访问
4)使用2x 60引脚JTAG，您可以在不使用14引脚或嵌入式JTAG的情况下调试C6474
方框图显示了60引脚连接器直接连接至C6474 DSP的路由路径。
因此，基于此，我再次查看了原理图，我看到了连接到C6474 DSP的60引脚JTAG插头的专用页面，但我没有看到任何内容，使我认为它依赖于嵌入式JTAG。
嵌入式JTAG页面并不表示它执行任何操作，而是检测并使用缓冲器来传递正确的信号。
因此，只有一个我不知道的问题是，如果没有嵌入式JTAG仿真器，缓冲器会出现什么情况。
我看到两种可能性：
如果 发生2 个事件，老实说，那将是我的解决方案...那么解决方案是删除不必要的缓冲区，并将JTAG信号直接路由到C6474设备。
缓冲器看起来像是在每个60引脚连接器的两个器件之间：
发送到C6474的信号似乎是我突出显示的BUF：
我认为这应该会给你足够的信息，让你从这里开始学习-感谢后续跟进，这是一个很好的问题，因为它帮助我重新考虑我第一次看到的，并引导我进入这个兔子洞。 最初，我看到缓冲连接是如何设置的，并假设嵌入 式JTAG管理60引脚插头-但实际上，它只是控制了一些信号的缓冲区，并提供了解决缺少该元素的选项，正如我所强调的那样。
此致，
Ralph Jacobi
您好Ralph：
再次感谢您 的深入建议。
今天，我采纳了您的建议，绕过了缓冲器U19 (我分解了它)，并将每个信号的输入直接短接到输出(2->3|4->5|6-7 |8->9)
我还拆下了U21并将引脚3与引脚6短路
重新尝试使用这些修改连接到DSP会产生与 以前相同的输出
[Start: Blackhawk XDS560v2-USB System Trace Emulator]
Execute the command:
%ccs_base%/common/uscif/dbgjtag.exe -f %boarddatafile% -rv -o -F inform,logfile=yes -S pathlength -S integrity
[Result]
-----[Print the board config pathname(s)]------------------------------------
C:\Users\ENG~1.ADM\AppData\Local\TEXASI~1\
CCS\ccs1040\0\0\BrdDat\testBoard.dat
-----[Print the reset-command software log-file]-----------------------------
This utility has selected a 560/2xx-class product.
This utility will load the program 'bh560v2u.out'.
Loaded FPGA Image: C:\ti\ccs1040\ccs\ccs_base\common\uscif\dtc_top.jbc
The library build date was 'Jun 25 2021'.
The library build time was '16:06:55'.
The library package version is '9.4.0.00129'.
The library component version is '35.35.0.0'.
The controller does not use a programmable FPGA.
The controller has a version number of '6' (0x00000006).
The controller has an insertion length of '0' (0x00000000).
The cable+pod has a version number of '8' (0x00000008).
The cable+pod has a capability number of '7423' (0x00001cff).
This utility will attempt to reset the controller.
This utility has successfully reset the controller.
-----[Print the reset-command hardware log-file]-----------------------------
The scan-path will be reset by toggling the JTAG TRST signal.
The controller is the Nano-TBC VHDL.
The link is a 560-class second-generation-560 cable.
The software is configured for Nano-TBC VHDL features.
The controller will be software reset via its registers.
The controller has a logic ONE on its EMU[0] input pin.
The controller has a logic ONE on its EMU[1] input pin.
The controller will use falling-edge timing on output pins.
The controller cannot control the timing on input pins.
The scan-path link-delay has been set to exactly '2' (0x0002).
The utility logic has not previously detected a power-loss.
The utility logic is not currently detecting a power-loss.
Loaded FPGA Image: C:\ti\ccs1040\ccs\ccs_base\common\uscif\dtc_top.jbc
An error occurred while hard opening the controller.
-----[An error has occurred and this utility has aborted]--------------------
This error is generated by TI's USCIF driver or utilities.
The value is '-233' (0xffffff17).
The title is 'SC_ERR_PATH_BROKEN'.
The explanation is:
The JTAG IR and DR scan-paths cannot circulate bits, they may be broken.
An attempt to scan the JTAG scan-path has failed.
The target's JTAG scan-path appears to be broken
with a stuck-at-ones or stuck-at-zero fault.
[End: Blackhawk XDS560v2-USB System Trace Emulator]
根据 您的专业知识，如果EMU 0和EMU 1在DSP检测中是否发挥作用，还有什么让我困扰？
此致，
布特罗斯·法拉