[参考译文] AM5749：查看和覆盖 ARM Cortex-A15高速缓存内容

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1129034/am5749-view-and-overwrite-arm-cortex-a15-cache-contents

器件型号：AM5749

是否有办法查看 ARM Cortex-A15上 L1和 L2高速缓存的内容？我在 Code Composer Studio 中看不到针对该特定处理器执行此操作的任何能力。

是否有任何方法来保证或覆盖缓存的内容？我的理解是、使缓存无效只会清除缓存行的有效位、但实际上不会清除缓存行中的内容。另一个来源表示、缓存在复位后处于未定义状态、需要在使用之前失效、因此复位不提供任何保证。预加载指令(PLD、PLDW、PLI)只是提示指令、不保证它们将执行以修改缓存。

1 年多前

0 admin 1 年多前

TI__Guru**** 646230 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

在 AM57xx 的 Cortex-A15上、在非安全模式下阻止高速缓存的转储、但在安全模式下可通过协处理器序列实现。 Cortex-A15上下文中的安全模式是 TrustZone 功能集的一部分。

TI 提供两种类型的器件："GP 通用"和"HS 高安全性"。在 GP 器件上、TrustZone-安全模式被完全阻止、因此无法直接检查高速缓存。在 HS 器件上、如果正确创建和调用了安全环境、则可以进行高速缓存检查。以安全模式传递的服务呼叫必须通过强大的公共/私人密钥身份验证接口。此外、不得激活 CP15锁定。

如果您正在寻找清理 L1/L2缓存的数据 RAM 内容的方法、那么100%的方法可能是一个较长的下电周期。实际上、如果使缓存无效、则加载大量虚拟数据、敏感值将被覆盖。

此致、

Richard W.

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] AM5749：查看和覆盖 ARM Cortex-A15高速缓存内容