请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TDA3MA 各位专家、您好！
我们目前正在研究应用中 DDR3数据掩码的使用。
根据 TDA3 TRM：
EMIF 控制器支持 DDR3存储器的8字突发长度。
EMIF 的 L3_MAIN 互连端口具有128位数据总线宽度。
我们有2种写入外部 RAM 的情形：
1.从 M4 IPU 缓存存储器写入。
2.使用 EDMA 从外围设备写入、例如 SPI。
在第一种情况下、缓存行大小为256位、因此与 DDR3突发长度(8x32位)匹配。
EMIF 是否确保单个高速缓存行写入被打包到单个 DDR3突发传输中？
这意味着、当高速缓存行被写回外部 RAM 时、根本不使用数据掩码。
在 EDMA 的情况下、EMIF 如何将数据传输拆分为 DDR3？
我们的问题源自 ECC 主题、但 ECC 在 DDR 芯片内部处理。
存储器供应商仅针对完整的8字写猝发实现 ECC (不使用数据屏蔽)。
我们现在尝试找到一种方法来证明 EMIF 在哪些用例中不使用数据屏蔽(这意味着 ECC 机制在 DDR 芯片侧工作)。
使用范围检查数据掩码行的硬件方法对我们来说似乎不可行。
现在、我们需要 TI 确认、如果基于 TDA3互连统计数据、我们可以判断 EMIF 是否会提高数据掩码。
或者、如果我们可以使用其他方法来评估数据屏蔽的使用情况。
谢谢、此致、
Milosz
