请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320C6671 您好、香榭丽舍
客户在将 c6671连接到 FPGA 时无法初始化 SRIO、PORT_OK 始终为0。
C6678+FPGA SRIO 可以成功连接。
2. C6671 SRIO 环回正常、FPGA SRIO 环回正常。
3. POR#、RESETFULL#、RESET#被 FPGA 拉高、序列为 RESET->POR#->RESETFULL#。 NMI#、LRESET#、LRESETNMIE#、CORESEL[0：3]、Hout 仅连接到 FPGA、无需配置。
4、配置1x、2.5G、时钟芯片 CDCM61002、DSP 时钟为250MHz、FPGA 时钟为125MHz、但两者均配置为2.5GHz。
5. FPGA 首先加载代码，然后 DSP 加载代码。
谢谢。
Rgds
闪亮
