[参考译文] 66AK2H06：DDR3配置问题

你好 Tashiro-san

对此表示遗憾  

对于 Q1：包括对 DDR 控制器和 PHY 进行编程的 DDR 编程：SDTIMx 是 EMIF/DDR 控制器寄存器中用于 DRAM 时序的寄存器。  DTPR 是用于 DRAM 时序的 PHY 寄存器。  PHY 不执行 DRAM 读取/写入、因此大多数未使用、但是、它使用其中的一些函数来进行调平和其他函数、因此建议对控制器和 PHY 时序进行编程、以更正 DRAM 数据表中所需的值。  这符合 DDR 初始化应用手册(SPRABX7)中的建议

对于 Q2：请遵循 GEL 文件和 DDR 初始化应用手册。 我相信 Tom 已经在其他一些主题中确认用户指南有一些拼写错误、KS2系列不需要 CKE 500us (KS1系列需要它)。 需要更正用户指南。  

e2e.ti.com/.../3308262

对于 Q3：FRQSEL 需要根据提供给 PHY 的 PLL 参考时钟频率而不是 DRAM 时钟频率、将其编程为正确的值。  PLL 参考时钟= DRAM 时钟/2或 DDR 数据速率/4。  对于1333数据速率、DDR 时钟将为667 MHz、PLL 参考时钟将为333 MHz、因此需要对01进行编程。  我不知道为什么将其编程为11。  

对于 Q4：PLLCR 中的 CPPC 表示“电荷泵比例电流控制”。  这用于 PLL 电荷泵。  使用的值可能来自 PHY 规范。  请使用建议值。  

希望这对您有所帮助。

此致

Mukul  

您好、Mukul、

感谢您的回复。
客户了解第1季度和第2季度。

对于 Q3和 Q4、客户找到有关 FRQSEL 和 CPPC 的勘误说明。
请参阅 SPRZ402F 中的 KeyStoneII.bts 勘误表_advisory。35。
根据本文档、
对于 DDR3-1600和 DDR3-1333、FRQSEL=0x3、CPPC=0xF。
这些值对于芯片版本3.1有效、对吧？

谢谢、此致、
田志郎一郎

Tashiro-san

KeyStoneII.BTS_errata_advisic.35和34不适用于修订版3.1芯片-这些问题已经解决、因此我建议使用您从 DDR3初始化指南和 DDR3用户指南、Excel 电子表格等中获得的值  

此致

Mukul  

您好、Mukul、

DDR3用户指南和针对 DDR3_PTR0寄存器 tPHYRST 建议的电子表格存在差异。
用户指南(SPRUHN7C) p96指出“TI 建议将其设置为15”。
但电子表格值为16 (0x10)。 GEL 还使用16 (0x10)

0x10是正确的值？

谢谢、此致、
田志郎一郎