请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:AM5706 大家好、
我们正在项目中使用 AM5706BCBDJA。
2个 SPI 器件连接到单个 SPI 内核
芯片选择0连接到器件 A
芯片选择1连接到器件 B
在将 CS0置为有效时、CS1也会置为有效。 在 SPI 周期后、CS0将被置为无效、但 CS1在下电上电前为低电平、反之亦然。 请帮助我们解决此问题。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
我们正在项目中使用 AM5706BCBDJA。
2个 SPI 器件连接到单个 SPI 内核
芯片选择0连接到器件 A
芯片选择1连接到器件 B
在将 CS0置为有效时、CS1也会置为有效。 在 SPI 周期后、CS0将被置为无效、但 CS1在下电上电前为低电平、反之亦然。 请帮助我们解决此问题。
您好!
您是否在 TI-EVM 上看到了此问题或这是定制板? 此外、您是否正在使用 PDK 中的任何示例?这是自定义示例?
此致、
Parth
您好 Parth、
感谢您的回答。 这是一个定制板。 但通过对代码进行一些更改、问题得以解决。
此致、
Shrilalita
尊敬的 Shrilalita:
很高兴知道问题现已解决。 关闭此主题。 如果您需要进一步的帮助、请告知我们。
此致、
Parth