• State Resolved
  • Locked Locked
  • Replies 1 reply
  • Subscribers 0 subscribers
  • Views 84 views
  • Users 0 members are here
Options
Options
Similar topics

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRA712：针对10层 PCB 的建议堆叠图及钻对

admin
Guru**** 1952220 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/700800/dra712-suggested-stackup-diagram-with-drill-pairs-for-10-layer-pcb

器件型号：DRA712

您能不能建议具有10层 PCB 钻孔对的 PCB 层叠图、该图尤其侧重于 DDR 存储器接口和 PDN？

谢谢、

1月

  • 0
    TI__Guru**** 1952220 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    请在下方找到 TI 参考设计"采用 Jacinto6 Entry (DRA71x)的入门级信息娱乐参考设计"的 URL /链接。  此参考设计展示了一款支持以下核心功能的低成本6层 PCB 设计：Jacinto6 Entry SoC 的100%信号分线、具有满足所有电源完整性建议的强大 PDN 中的单个 TPS65919 PMIC、工作频率高达667MHz 的2GB DDR3L SDRAM 和32GB eMMC 闪存。

    可通过以下链接下载 PCB 源文件。 PCB 文件中捕获了 PCB 堆叠和受控阻抗计划。 过孔钻孔平面图使用3个不同的镀通孔过孔来保持低成本、如下所示：DRA71x 下方使用16/8个分线过孔进行分线、DRA71x 外使用20/10信号过孔和24/12个电源过孔。

    http://www.ti.com/tool/TIDEP-009