[参考译文] DRA829V：MSMC 区域用作 A72内核的 L3高速缓存

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1199941/dra829v-msmc-region-as-l3-cache-for-a72-core

器件型号：DRA829V

大家好、

我的客户有以下问题。

您能告诉我如何配置缓存吗？我们希望将 MSMC 区域(0x70000000~0x72000000)用作 L3高速缓存。

是否还可以将此区域设置为 A72内核缓存区域？如果是、我们如何做到这一点？

此致、

Mari Tsunoda

1 年多前

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Mari、

是的、可以将 MSMC 更改为 L3缓存。 PSDK_Linux 中的以下更改。

diff --git a/soc/j721e/evm/board-cfg.c b/soc/j721e/evm/board-cfg.c
index cb29b01..674a113 100644
--- a/soc/j721e/evm/board-cfg.c
+++ b/soc/j721e/evm/board-cfg.c
@@ -69,7 +69,7 @@ const struct boardcfg j721e_boardcfg_data = {
                        .magic = BOARDCFG_MSMC_MAGIC_NUM,
                        .size = sizeof(struct boardcfg_msmc),
                },
-               .msmc_cache_size = 0x0,
+               .msmc_cache_size = 0x10,
        },
 
        /* boardcfg_dbg_cfg */

上述更改会在缓存下降时保留最后4MB 作为 L3缓存。 SP 0x70100000 - 0x70200000保留为 L3高速缓存。

另请注意0x4对应1MB、0x8 --> 2 MB、0xC --> 3MB、0x10 --> 4MB 等，单位为4。

由于 ATF 需要加载到 MSMC SRAM 中、因此无法将所有8MB 保留为 L3缓存。因此、为了更安全、我们可以使用0x1c 作为 MSMC_CACHE_SIZE 来保留7MB。

关闭此主题。

－凯尔西

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] DRA829V：MSMC 区域用作 A72内核的 L3高速缓存