[FAQ] [参考译文] [FAQ] AM64x Profinet：Sitara MPU 存储器的组件放置建议

admin

Other Parts Discussed in Thread: SYSCONFIG

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1236505/faq-am64x-profinet-component-placement-recommendation-for-sitara-mpu-memory

器件型号：PROCESSOR-SDK-AM64X
主题中讨论的其他器件：SysConfig

您好！

您能否建议在 AM64x 处理器上使用 Profinet - TSN 时、如何执行各种软件组件的存储器放置。

over 1 year ago

0 admin over 1 year ago

TI__Guru**** 1552380 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

本文档介绍了适用于 Sitara AM64x 平台的不同存储器控制器(DDR/MSMC/TCM)上的 MCU+ SDK 和 Profinet 组件放置建议。

元件放置

元件	子组件	说明	对齐	MPU 设置	部分	备注
埃内特	Enet_DMA_ring_M EMPOOL	这是 DMA 环形加速器、内存池。每个振铃包含四个存储器 VBUSM 目标总线上的八个空格进行访问、 512字节长、总共32字节、 4KB 的数据包。每个振铃太空立即开始开始计算。	128U - 高速缓存点火器企业	可高速缓冲性：1 可缓冲性：1 可共享：0	.bss	注意：此处描述的内存对齐是默认配置，并且是 SysConfig 生成的文件 ti_enet_config.c 的一部分。请参阅以下宏。 ENETDMA_CACHELINE_ALIGNMENT UDMA_CACHELINE_ALIGNMENT
	Enet_DMA_Desc_M EMPOOL	这是 DMA 描述符内存池。	32U - 高速缓存点火器企业	可高速缓冲性：1 可缓冲性：1 可共享：0	.bss	该子组件可放置在 MSMC/DDR 目标存储器中、应严格遵循 MPU 设置。
	Enet_DMA_PKT_ME MPOOL	大型/中型/小型数据包存储器池。这是应用包存储器池包含实际的 eth 传输。	32U - 高速缓存点火器企业	可高速缓冲性：1 可缓冲性：1 可共享：0	.bss
ICSSG	固件- icssfw	ICSSG 固件接头-适用于开关和双 MAC	128u	可高速缓冲性：1 可缓冲性：1 可共享：0	.rodata	此子组件必须放置在 MSMC 目标存储器中。
	主机缓冲池	主机缓冲池内存	64U	可高速缓冲性：1 可缓冲性：1 可共享：0 >>无负载	.bss	注意：此处描述的内存对齐是默认配置，并且是 SysConfig 生成的文件 ti_enet_config.c 的一部分，请参阅以下宏命令： ICSSG_CACHELINE_ALIGNMENT 该子组件必须放置在存储器中的文件。
	主机队列内存池	主机出口队列内存	64U	可高速缓冲性：1 可缓冲性：1 可共享：0 >>无负载	.bss	注意：此处描述的内存对齐是默认配置，并且是 SysConfig 生成的文件 ti_enet_config.c 的一部分，请参阅以下宏命令： ICSSG_CACHELINE_ALIGNMENT 该子组件必须放置在存储器中的文件。
	端口缓冲池	端口缓冲池内存	64U	可高速缓冲性：1 可缓冲性：1 可共享：0 >>无负载	.bss	注意：此处描述的内存对齐是默认配置，并且是 SysConfig 生成的文件 ti_enet_config.c 的一部分，请参阅以下宏命令： ICSSG_CACHELINE_ALIGNMENT。该子组件必须放置在存储器中的文件。
	暂存缓冲器	用于错误的暂存缓冲区和大尺寸帧。	64U	可高速缓冲性：1 可缓冲性：1 可共享：0 >>无负载	.bss	注意：此处描述的内存对齐是默认配置，并且是 SysConfig 生成的文件 ti_enet_config.c 的一部分，请参阅以下宏：ICSSG_CACHELINE_ALIGNITION。此子组件必须放置在 MSMC 目标存储器中。
PROFINET - PPM 缓冲器	ppm 缓冲和 TRPD 列表	ppm 缓冲器-应用用于存储 IO 数据的缓冲区。 PPM TRPD 列表- BCDMA 块复制传输请求描述符	128u	可高速缓冲性：1 可缓冲性：1 可共享：0 >>无负载	.bss	ppm 缓冲区=最大 AR *最大 PPM 缓冲区大小请参阅 linkercmd 文件中的 RT_MSMC_mem
FreeRTOS	引导代码	组：hwi、cache、mpu、引导：FreeRTOS IRQ 处理程序、硬件中断模块和引导代码	8	可高速缓冲性：1 可缓冲性：1 可共享：0	.text
	R5F 进入表和矢量	R5F HWIP	8	可高速缓冲性：1 可缓冲性：1 可共享：0	.vectors
ARM)	IRQ、FIQ、SVC、 ABORT 和未定义的堆栈	组 :所有的手臂 r5f 堆栈、用于不同的模式	8	可高速缓冲性：1 可缓冲性：1 可共享：0
SBL		引导加载程序：0-512KB (2 存储体)被占用请访问： https://softwaredl.ti.com/mcu-plus-sdk/esd/AM64X/latest/exports/docs/ api_guide_am64x/MEMORY_MAP.htm	-			不能放置在该组中的.text 或.rodata。否则、此区域也可用于应用程序栈、堆或固件缓冲区(请参阅 ICSSG 组件和缓冲池子组件)
其余代码、已初始化/未初始化的数据、未初始化的全局变量、		GROUP：所有未初始化的文件全局变量	8	可高速缓冲性：1 可缓冲性：1 可共享：0	.bss	这些子组件可以放置在 MSMC/DDR 目标存储器中、应严格遵循 MPU 设置。
		组：堆和堆栈	8	可高速缓冲性：1 可缓冲性：1 可共享：0	.系统 .stack
		组：文本和只读数据	8	可高速缓冲性：1 可缓冲性：1 可共享：0	.text .rodata
		GROUP：DATA–已初始化数据	8	可高速缓冲性：1 可缓冲性：1 可共享：0	.数据

内存区预留

内存	区域名称	区域起点	长度	MPU 设置	说明
MSRAM (多核共享存储器控制器)	MSMC缓存	0x70000000	0x1e0000	可高速缓冲性：1 可缓冲性：1 可共享：0
	MSMC_未缓存	0x701e0000	0x0C0000	可高速缓冲性：0 可缓冲性：1 可共享：1
DDR4	DDR_缓存	0x86000000	0x01800000	可高速缓冲性：1 可缓冲性：1 可共享：0
	DDR_未缓存	0x87800000	0x00400000	可高速缓冲性：0 可缓冲性：1 可共享：1
闪存		0x60100000	0x80000	可高速缓冲性：1 可缓冲性：1 可共享：1	此部分可用于将 XIP 部分放入存储在闪存中、请确保与其他 CPU 不重叠。此外、确保为此添加一个 MPU 条目。并将其标记为缓存、快捷方式。注意 :此内存不用于 PN TSN 应用- TI 单元测试。
R5F TCM	R5F_VECS	0x00000000	0x00000040	可高速缓冲性：1 可缓冲性：1 可共享：0
	R5F_TCMA	0x00000040	0x00007FC0	可高速缓冲性：1 可缓冲性：1 可共享：0
	R5F_TCMB0	0x41010000	0x00008000	可高速缓冲性：1 可缓冲性：1 可共享：0

此致

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[FAQ] [参考译文] [FAQ] AM64x Profinet：Sitara MPU 存储器的组件放置建议