[参考译文] AM623：AM623：可以通过设备树将内存配置为4GB

此外、我们有两个 RAM 芯片 MT40A2G8VA、它是否需要在 sysconfg 中进行特定配置。

目前、SysConfig 工具尚未用于使2G of Memory 可用。

此致、

Alexis。

您好！

我应用了补丁、并使用AM62x-LP4-50-800_dualrank_SVB.dtsi SysConfig 工具计算的文件替换了该文件。

Linux 启动时出现内核严重错误。 日志如下。

此致、

U-Boot SPL 2021.01-g2dd2e1d366 (5月15 2023 - 10：02：59 +0000)
SYSFW ABI：3.1 (固件版本0x0008 '8.4.7--v08.04.07 (Jolly Jellyfi')
SPL 初始堆栈使用：13424字节
尝试从 eth 设备引导
正在从 MMC 加载环境... ***警告-使用默认环境时未找到 MMC 卡

ETH0：以太网@8000000port@1
以太网@8000000port@1正在等待 PHY 自动协商完成... 完成
在端口1上建立链路、速度为1000、全双工
BOOTP 广播1
BOOTP 广播2
BOOTP 广播3
DHCP 客户端绑定到地址10.0.0.106 (1254 ms)
使用以太网@8000000port@1设备
来自服务器10.0.0.1的 TFTP；我们的 IP 地址为10.0.0.106
文件名"tispl.bin"。
载入地址：0x82000000
正在加载：####################################################################出##################################出
####################################################################个##############
######################################################################个##################
4.3 MiB/s
完成
传输的字节= 935816 (e4788十六进制)
udma_stop_mem2dev：对等器件未停止超时！
正在从 MMC 加载环境... ***警告-使用默认环境时未找到 MMC 卡

不支持来自器件4的 init_env！
在 ARM64内核上启动 ATF...

注意：BL31：v2.7 (发布版本)：v2.7.0 -脏
注意：BL31：建造时间：2023年5月15日08:57:56

U-Boot SPL 2021.01-g2dd2e1d366 (7月10 2023 - 13：42：17 +0000)
SYSFW ABI：3.1 (固件版本0x0008 '8.4.7--v08.04.07 (Jolly Jellyfi')
尝试从 eth 设备引导
正在从 MMC 加载环境... ***警告-使用默认环境时未找到 MMC 卡

ETH0：以太网@8000000port@1
以太网@8000000port@1正在等待 PHY 自动协商完成... 完成
在端口1上建立链路、速度为1000、全双工
BOOTP 广播1
BOOTP 广播2
BOOTP 广播3
BOOTP 广播4
DHCP 客户端绑定到地址10.0.0.106 (1761 ms)
使用以太网@8000000port@1设备
来自服务器10.0.0.1的 TFTP；我们的 IP 地址为10.0.0.106
文件名"u-boot.img"。
载入地址：0x82000000
正在加载：####################################################################出##################################出
####################################################################个##############
####################################################
756.8 KiB/s
完成
传输的字节= 847760 (cef90十六进制)

U-Boot 2021.01-g2dd2e1d366 (7月10 2023 - 13：42：17 +0000)

SoC：AM62X SR1.0 GP
型号：Texas Instruments AM625 SK
I2C_WRITE：等待数据 ACK 时出错(状态= 0x116)
EEPROM 在0x50处不可用、尝试在0x51处读取
I2C_WRITE：等待数据 ACK 时出错(状态= 0x116)
在0x51处读取板载 EEPROM 失败-121
DRAM：4 GiB
MMC@fa10000: 0, MMC@fa00000: 1, MMC@fa20000: 2
正在从 MMC 加载环境... 确定
输入：串行@2800000
输出：串行@2800000
ERR：串行@2800000
I2C_WRITE：等待数据 ACK 时出错(状态= 0x116)
EEPROM 在0x50处不可用、尝试在0x51处读取
I2C_WRITE：等待数据 ACK 时出错(状态= 0x116)
在0x51处读取板载 EEPROM 失败-121
NET：eth0：以太网@8000000port@1
按任意键以停止自动引导：0
以太网@8000000port@1等待 PHY 自动协商完成... 完成
在端口1上建立链路、速度为1000、全双工
使用以太网@8000000port@1设备
来自服务器10.0.0.1的 TFTP；我们的 IP 地址为10.0.0.106
文件名'k3-am625-sk.dtb'。
载入地址：0x88000000
正在加载：####
5.5 MiB/s
完成
传输的字节= 46432 (b560十六进制)
在端口1上建立链路、速度为1000、全双工
使用以太网@8000000port@1设备
来自服务器10.0.0.1的 TFTP；我们的 IP 地址为10.0.0.106
文件名"Image"。
载入地址：0x82000000
正在加载：####################################################################出##################################出
####################################################################个##############
####################################################################个##############
####################################################################个##############
####################################################################个##############
####################################################################个##############
####################################################################个##############
####################################################################个##############
####################################################################个##############
####################################################################个##############
####################################################################个##############
####################################################################个##############
####################################################################个##############
####################################################################个##############
####################################################################个##############
####################################################################个##############
####################################################################个##############
####################################################################个##############
####################################################################个##############
########
12.7 MiB/s
完成
传输的字节= 18209280 (115da00十六进制)
##平展设备树 Blob、88000000
在0x88000000使用 FDT Blob 引导
正在将设备树加载到000000008fff1000，结束00008ff55f ... 确定

正在启动内核...

[ 0.000000]在物理 CPU 上引导 Linux 0x0000000000 [0x410fd034]
[ 0.000000] Linux 版本5.10.140-g5e63ae91b2 (OE-user@OE-host)(aarch64-none-linux-gnu-gcc (A-profile 架构的 GNU 工具链9.2-2019.12)(ar3
[ 0.000000]机器放电模型：德州仪器 AM625 SK
[ 0.000000] earlycon: ns16550a0 at MMIO32 0x0000000002800000 (选项"")
[ 0.000000] printk：启动控制台[ns16550a0]已启用
[ 0.000000] EFI：未找到 UEFI。
[ 0.000000]保留内存：在0x000000009c800000处创建了 DMA 内存池，大小为3MiB
[ 0.000000] of：保留的 mem：初始化节点 IPC-memories@9c800000、兼容的 id shared-dma-pool
[ 0.000000]保留内存：在0x000000009cb00000创建了 DMA 内存池，大小为1MiB
[ 0.000000] of：保留的存储器：初始化节点 M4F-DMA-MEMORY@9cb00000、兼容 id shared-dma-pool
[ 0.000000]保留内存：在0x000000009cc00000处创建了 DMA 内存池、大小为13 MiB
[ 0.000000] of：保留的内存：初始化节点 M4F-MEMORY@9cc00000、兼容的 id shared-dma-pool
[ 0.000000]保留内存：在0x000000009d900000处创建了 DMA 内存池，大小为1MiB
[ 0.000000] of：保留的 mem：初始化节点 r5f-dma-memory@9d900000、兼容的 id shared-dma-pool
[ 0.000000]保留内存：在0x000000009da00000处创建了 DMA 内存池、大小为13 MiB
[ 0.000000] of：保留的内存：初始化节点 r5f-memory@9da00000、兼容的 id shared-dma-pool
[ 0.000000]区域范围：
[ 0.000000] DMA [mem 0x0000000080000000-0x00000000ffffffffffffffffffff]
[ 0.000000] dma32空
[ 0.000000]正常[mem 0x0000000100000000-0x00000008ffffffffffffffffffffffff]
[ 0.000000]每个节点的可移动区域开始
[ 0.000000]早期存储器节点范围
[ 0.000000]节点0：[MEM 0x0000000080000000-0x000000009c7fff]
[ 0.000000]节点0：[MEM 0x000000009c800000-0x000000009e6fff]
[ 0.000000]节点0：[MEM 0x000000009e700000-0x000000009e77ffffffffff]
[ 0.000000]节点0：[MEM 0x000000009e780000-0x000000009fffff]
[ 0.000000]节点0：[MEM 0x00000000a0000000-0x00000000ffffffffffffffffffffffffff]
[ 0.000000]节点0：[MEM 0x0000000880000000-0x00000008fffffffffffffffffffffffffffffff]
[ 0.000000] Initmem 设置节点0 [mem 0x000080000000-0x00000008ffffffffffffffffffffffffff]
[ 0.000000] CMA：保留512 MiB，位于0x00000000e0000000
[ 0.000000] psci：从 DT 探测管道方法。
[ 0.000000] psci：固件中检测到 PSCIv1.1。
[ 0.000000] psci：使用标准 PSCI v0.2函数 ID
[ 0.000000] psci：不需要可信操作系统迁移
[ 0.000000] psci：SMC 调用约定 v1.2
[0.000000] perpu：嵌入式22页/CPU s50072 r8192 d31848 u90112
[ 0.000000]在 CPU0上检测到 VIPT I-cache
[ 0.000000] CPU 特性：检测到：ARM 勘误表845719
[ 0.000000] CPU 特性：检测到：GIC 系统寄存器 CPU 接口
[0.000000]构建了1个区域主义者，移动性分组。 总页数：1032192
[ 0.000000]内核命令行：console=ttyS2115200n8 earlycon=ns16550a，mmio32，0x02800000 root=/dev/nfs rootfsttype=nfs ip=dhcp nfsroot=10.0.0.28：/media/k
[ 0.000000]条目高速缓存哈希表条目：524288 (顺序：10,4194304字节、线性)
[ 0.000000] inode 缓存哈希表条目：262144 (顺序：92097152字节、线性)
[ 0.000000] mem auto-init：stack：off、heap alloc：off、heap free：off
[ 0.000000]软件 IO TLB：映射[mem 0x00000000dc000000-0x0000e0000000](64MB)
[ 0.000000]内存：提供3448140K/4194304K (10624K 内核代码、1142K rwdata、4120K rodata、1792K 初始化、427K BSS、 221876K 保留、524288K CMA-reser)
[ 0.000000] slub：HWalign=64、order=0-3、MinObjects=0、CPU=4、Nodes=1
[ 0.000000] RCU：抢占式分层 RCU 实现。
[ 0.000000] RCU：已启用 RCU 事件跟踪。
[ 0.000000] RCU：RCU 将 CPU 从 NR_CPUs=256限制为 nR_CPU_IDs=4。
[ 0.000000]启用任务 RCU 的 trampoline 变体。
[ 0.000000] RCU：RCU 计算出的调度器入射延迟值为25个间隔。
[ 0.000000] RCU：调整 RCU_FANOUT_LEAF 的几何结构=16，nr_cpu_ids=4
[ 0.000000] NR_IRQ：64、nr_IRQ：64、预分配的 IRQ：0
[ 0.000000] GICv3：GIC：使用 SPLIT EOI/停用模式
[ 0.000000] GICv3：实施256个 SPI
[ 0.000000] GICv3：0个已实施扩展 SPI
[ 0.000000] GICv3：分销商没有范围选择器支持
[ 0.000000] GICv3：实施16个 PPI
[ 0.000000] GICv3：CPU0：找到转寄器0区域0：0x0000000001880000
[ 0.000000]其[mem 0x01820000-0x0182ffffffff]
[0.000000] GIC：为 ITS 启用变通办法：Socionext Synquacer pre-its
[ 0.000000] ITS@0x0000000001820000：设备表太大，减少 ID 20->19
[ 0.000000] ITS@0x0000000001820000：分配了524288个设备@880800000 (flat、esz 8、psz 64K、SHR 0)
[ 0.000000] ITS：对 cmd 队列使用缓存刷新
[ 0.000000] GICv3：使用 LPI 属性表@0x0000000880040000
[ 0.000000] GIC：对 LPI 属性表使用缓存刷新
[ 0.000000] GICv3：CPU0：使用分配的 LPI 挂起表@0x0000000880050000
[ 0.000000] ARCH_TIMER：以200.00MHz (PHY)运行的 CP15定时器。
[ 0.000000]时钟源：arch_sys_counter：mask：0xffffffffffffffffff max_cycles：0x2e2049d3e8、max_idle_ns：440795210634
[ 0.000004] sched_clock：200MHz 时为56位、分辨率为5ns、每4398046511102ns 换一次
[0.008512]控制台:彩色虚拟设备80x25
[0.013105]校准延迟环路(跳过)，通过定时器频率计算的值。 400.00 BogoMips (lpj=800000)
[ 0.023786] pid_max：默认值：32768最小值：301
[0.028596] LSM:安全框架初始化
[ 0.033399]安装高速缓存哈希表条目：8192 (顺序：465536字节、线性)
[ 0.040998]挂载点高速缓存哈希表条目: 8192 (顺序: 465536字节,线性)
[0.050848] RCU：分层 SRCU 实施。
[0.055926]平台 MSI：已创建 MSI 控制器@1820000域
[0.062199] PCI/MSI:/bus@f0000/中断控制器@1800000/msi-controller@1820000域已创建
[0.071437] EFI 服务将不可用。
[0.076350] SMP:启动二级 CPU ...
[0.081630]在 CPU1上检测到 VIPT I-cache
[0.081667] GICv3：CPU1: Found redistributor 1 region 0:0x00000000018a0000
[ 0.081683] GICv3：CPU1：使用分配的 LPI 挂起表@0x0000000880060000
[ 0.081744] CPU1：启动的辅助处理器0x00000001 [0x410fd034]
[0.082409]在 CPU2上检测到 VIPT i 缓存
[0.082432] GICv3：CPU2：已找到转寄器2区域0：0x00000000018c0000
[ 0.082444] GICv3：CPU2：使用分配的 LPI 挂起表@0x0000000880070000
[0.082481] CPU2：启动的辅助处理器0x0000000002 [0x410fd034]
[0.083096]在 CPU3上检测到 VIPT I-cache
[0.083116] GICv3：CPU3：已找到转寄器3区域0:0x00000000018e0000
[ 0.083127] GICv3：CPU3：使用分配的 LPI 挂起表@0x0000000880080000
[0.083161] CPU3：启动的辅助处理器0x0000000003 [0x410fd034]
[0.083230] SMP：具有1个节点，4个 CPU
[0.162962] SMP：总共激活了4个处理器。
[0.16777777] CPU 特性:检测到:32位 EL0支持
[0.173049] CPU 特性:检测到:CRC32指令
[0.185653] CPU：所有 CPU 均以 EL2启动
[0.189863]替代方法:修补内核代码
[ 0.195566] devtmpfs:已初始化
[0.205174]由于缺乏种子而禁用 KASLR
[ 0.209940]时钟源：jiffies：mask：0xFFFFFFFF max_cycles：0xFFFFFFFF、max_idle_ns：7645041785100000 ns
[0.219918] futex 哈希表条目:1024 (顺序：465536字节、线性)
[0.242225] pinctrl core:初始化 pinctrl 子系统
[0.248266] dmi 不存在或无效。
[0.252884] NET：注册的协议系列16
[ 0.258751] dma：用于原子分配的预分配512 KiB GFP_kernel 池
[ 0.266081] dma：原子分配的预分配512 KiB Gfp_kernel|Gfp_dma 池
[0.274196] dma:预分配512 KiB gfp_kernel|gfp_dma32用于原子分配的池
[ 0.282838] thermal_sys：寄存式热调节器"spe_wise"
[ 0.282843] thermic_sys：寄存式热调节器"power_allocator"
[ 0.289549]硬件断点：找到6个断点和4个观察点寄存器。
[0.303269]用65536个条目初始化的 ASID 分配器
[0.329604] HugeTLB 寄存1.00 GiB 页大小,预分配0页
[0.336495] HugeTLB 注册的32.0 MIB 页大小，预分配的0页
[0.343362] HugeTLB 已注册2.00 MIB 页面大小，预分配0页
[0.350216] HugeTLB 寄存64.0 KiB 页面大小,预分配0页
[ 0.358193] cryptd：max_cpu_qlen 设置为1000
[ 0.365325] K3-chipinfo 43000014.chipid: Family：AM62X rev：SR1.0 JTAGID[0x0bb7e02f] Detected
[ 0.374415] VCC_5v0：由 vmain_PD 供电
[ 0.378884] VCC_3V3_sys：由 VMAIN_PD 供电
[ 0.383738] VCC_1v8：由 VCC_3V3_sys 供电
[0.388915] iommu :默认域类型:已翻译
[0.394275] SCSI 子系统已初始化
[0.398555] MC: Linux Media Interface: v0.10
[0.402946]视频开发: Linux 视频捕捉接口: v2.00
[ 0.408628] pps_core：LinuxPPS API 版本 1个已注册
[ 0.413704] pps_core：软件版本 5.3.6 -版权所有2005-2007 Rodolfo Giometti
[ 0.423053] PTP 时钟支持已注册
[0.427091] EDAC MC：版本：3.0.0
[ 0.430963] OMAP-mailbox 29000000.mailbox：OMAP 邮箱 rev 0x66fc9100
[ 0.438047] fpga 管理器框架
[0.442495]时钟源：切换到时钟源 arch_sys_counter
[0.448956] vfs:磁盘配额 dquot_6.6.0
[0.453029] VFS：Dquot-cache 哈希表条目：512 (顺序04096字节)
[0.465806] NET：已注册的协议系列2
[0.0694] IP idents 哈希表条目: 65536 (顺序: 7, 524288字节,线性)
[ 0.480049] tcp_list_portaddr_hash 哈希表条目：2048 (顺序：332768字节、线性)
[ 0.488853] TCP 建立的哈希表条目：32768 (顺序：6262144字节、线性)
[ 0.497155] TCP 绑定散列表条目: 32768 (顺序: 7524288字节,线性)
[ 0.505155] TCP：已配置哈希表(已建立32768 BIND 32768)
[0.512119] UDP 哈希表条目：2048 (顺序：465536字节、线性)
[ 0.519048] UDP-Lite 哈希表条目：2048 (顺序：465536字节、线性)
[0.526584] NET：注册的协议系列1
[0.531532] RPC：注册的命名 UNIX 套接字传输模块。
[0.537611] RPC：已注册的 UDP 传输模块。
[0.542449] RPC：注册的 TCP 传输模块。
[0.547264] RPC：已注册的 TCP NFSv4.1反向通道传输模块。
[0.553861] PCI：CLS 0字节，默认为64
[ 0.558767]硬件性能事件：通过 ARMv8_cortex_A53 PMU 驱动器启用、7个计数器可用
[0570822]初始化系统信任的密钥环
[ 0.575584]工作集：TIMESTAMP_BITS=46 max_order=20 bucket_order=0
[0.586195] squashfs:版本4.0 (2009/01/31) Phillip Lougher
[ 0.592767] NFS:注册 id_resolver 密钥类型
[ 0.59795]注册密钥类型 id_resolver
[ 0.602253]已注册密钥类型 id_legacy
[ 0.606413] nfs4filelaouty_init：NFSv4文件布局驱动程序正在注册...
[0.613270] nfs4flexfilelexit_init: NFSv4 Flexfile 布局驱动程序正在注册...
[0.621030]9p:安装 v9fs 9p2000文件系统支持
[ 0.661081]密钥类型非对称寄存
[0.665278]非对称密钥解析器'x509'已注册
[0.670306]已加载块层 SCSI 通用(BSG)驱动程序0.4版(主要243)
[ 0.677872] IO 调度程序 MQ 最后期限已登记
[0.682503]已注册的 IO 调度程序凸出程序
[0.688442] pinctrl-single 40840.pinctrl：34引脚、尺寸136
[0.694804] pinctrl-single f4000.pinctrl：171引脚，尺寸684
[0.707521]串行：8250/16550驱动器，10端口，IRQ 共享启用
[0.719127]面板-简单显示:电源未找到,使用虚拟调节器
[ 0.726947] rpi_touchpe_init
[0.734848]板：已加载模块
[ 0.748420]循环：已加载模块
[0.752518]加速度：07.714.04.00-RC1
[ 0.759678] Tun：通用 TUN/TAP 设备驱动程序、1.6
[0.765335] igbvf：英特尔(R)千兆位虚拟功能网络驱动程序
[ 0.771751] igbvf：版权所有(c) 2009 - 2012英特尔公司。
[0.777854] sky2：驱动程序版本1.30
[ 0.782463] VFIO -用户级元驱动程序版本：0.3
[0.788677] i2c /dev/dev 条目驱动程序
[ 0.793858] sdhci：Secure Digital Host Controller Interface 驱动程序
[0.800207] Sdhci:版权所有(c) Pierre Ossman
[ 0.804942] sdhci-pltfm：SDHCI 平台和驱动程序助手
[0.811592] ledtrig-cpu:注册以指示 CPU 上的活动
[ 0.818055] SMCCC：SoC_ID：arch_SOC_ID 未实现，跳过...
[0.825682]选型：探测导管方法。
[0.830279]选择:版本3.18 (8e155bae)
[ 0.830593] optee：启用动态共享存储器
[ 0.840086] optee：已初始化驱动器
[0.844715] NET：注册协议系列17
[0.849456] 9pnet:安装9P2000支持
[ 0.853901]注册密钥类型 DNS_resolver
[0.858470]正在加载已编译的 X.509证书
[ 0.871827] ti-sci 440430.system-controller：挂起需要 ti、ctx-memory-region、但不提供。
[ 0.882000] ti-sci 440430.system-controller：ti_sci_init_suspend 失败，mem SUSPEND 将不起作用。
[ 0.892242] ti-sci 440430.system-controller：abi：3.1 (固件版本0x0008 '8.4.7--v08.04.07 (Jolly Jellyfi')
[ 0.931616][ALG] tc358768_i2c_probe Enter
[ 0.931629][ALG] tc358768_i2c_probe get_regulator
[0.935875] tc358768 0-000e：未找到电源 vddc，使用虚拟调节器
[ 0.947837] tc358768 0-000e：未找到电源 vddmipi，使用虚拟调节器
[0.955083] tc358768 0-000e：未找到电源 VDDIO，使用虚拟稳压器
[ 0.962141][ALG] tc358768_i2c_probe get_clk
[ 0.962414] omap_i2c 200000.i2c：频率为400kHz 时的总线0版本0.12
[1.035191] LM75 1-0048：使用虚拟稳压器时，电源与未找到电源间的关系
[ 1.042840] hwmon hwmon0：TEMP1_INPUT 未连接到任何热区域
[ 1.049535] LM75 1-0048：hwmon0：传感器'tmp100'
[ 1.054510] LM75 1-0049：使用虚拟稳压器时、电源与未找到电源间的关系
[ 1.062000] hwmon hwmon1：TEMP1_INPUT 未连接到任何热区域
[ 1.068687] LM75 1-0049：hwmon1：传感器'tmp100'
[ 1.073456] omap_i2c 2001000.i2c：100kHz 时的总线1版本0.12
[ 1.080346] OMAP_i2c 200000.i2c：100kHz 时的总线2版本0.12
[ 1.086425] ti-sci-intr 4210000.interrupt-controller:已创建中断路由器5域
[ 1.094759] ti-sci-intr bus@f0000：interrupt-controller@a00000：已创建中断路由器3域
[ 1.104004] ti-sci-inta 48000000.interrupt-controller:已创建中断聚合器域28
[1.113024] ti-bcdma 485c0100.dma-控制器：响铃次数：82
[1.121259] ti-bcdma 485c0100.dma-控制器：通道：48 (bchan：18、tchan：12、rchan：18)
[ 1.132509] ti-pktdma 485c0000.dma-控制器:响铃次数: 150
[ 1.142861] ti-pktdma 485c0000.dma-控制器：通道数：35 (tchan：20、rchan：15)
[ 1.153282] printk：控制台[ttyS2]已禁用
[ 1.157730] 2800000.serial: ttyS2在 MMIO 0x2800000 (IRQ = 19、BASE_BAUD = 3000000)是一个8250
[ 1.166515] printk：启用控制台[ttyS2]
[ 1.166515] printk：启用控制台[ttyS2]
[ 1.174961] printk：已禁用 bootconsole [ns16550a0]
[ 1.174961] printk：已禁用 bootconsole [ns16550a0]
[1.187778][DRM]已初始化 tidss 1.0.0 20180215、用于次要0上的30200000.DSS
[1.201423] fbcon:推迟控制台接管
[ 1.205887] tidss 30200000.dss：[drm] fb0：tidssdrmfb 帧缓冲器件
[ 1.218786] Davinci_MDIO 8000f00.MDIO：在手动模式下配置 MDIO
[ 1.262507] Davinci_MDIO 8000f00.MDIO：Davinci MDIO 修订版9.7、总线频率1000000
[ 1.272064] Davinci_MDIO 8000f00.MDIO：PHY[0]：器件8000f00.MDIO：00、驱动程序 TI DP83867
[ 1.280163] Davinci_MDIO 8000f00.MDIO：PHY[1]：器件8000f00.MDIO：01、驱动程序未知
[ 1.288088] am65-cpsw-nuss 8000000.ethernet：初始化 am65 cpsw nuss 版本0x6BA01103、cpsw 版本0x6BA81103端口：3 quirks：00000002
[ 1.301013] am65-cpsw-nuss 8000000.Ethernet：使用随机 MAC 地址
[ 1.307279] am65-cpsw-nuss 8000000.ethernet：初始化 cpsw ale 版本1.5
[ 1.314403] am65-cpsw-nuss 8000000.Ethernet：ALE 表大小512
[ 1.321100] am65-cpsw-nuss 8000000.Ethernet：CPts ver 0x4e8a010c、freq：500000000、add_val：1 pps：0
[ 1.333595] rtc-ti-k3 2b1f0000.RTC：注册为 rtc0
[ 1.443081] mmc0：CQHCI 版本5.10
[ 1.443104] mmc1：CQHCI 版本5.10
[ 1.450440][ALG] tc358768_i2c_probe Enter
[ 1.450452][ALG] tc358768_i2c_probe get_regulator
[1.454637] tc358768 0-000e：未找到电源 vddc，使用虚拟调节器
[ 1.466314] tc358768 0-000e：未找到电源 vddmipi，使用虚拟调节器
[ 1.473392] tc358768 0-000e：未找到电源 VDDIO，使用虚拟稳压器
[ 1.480286][ALG] tc358768_i2c_probe get_clk
[ 1.480337][ALG] tc358768_i2c_probe regmap_init_i2c
[ 1.484641][ALG] tc358768_i2c_probe i2c_set_clientdata
[ 1.489597][ALG] tc358768_i2c_probe Enter
[1.493142] mmc0：fa1000.mmc 上的 SDHCI 控制器[fa1000.mmc]，使用 ADMA 64位
[ 1.495704] debugfs:目录'PD:182'与父级'pm_genpd'已经存在!
[1.558232] mmc0：地址0001处的新型 HS200 MMC 卡
[ 1.563955] mmcblk0：mmc0：0001 Q2J54A 3.59 GiB
[ 1.568773] mmcblk0boot0：mmc0：0001 Q2J54A 分区1 16.0 MIB
[ 1.574970] mmcblk0boot1：mmc0：0001 Q2J54A 分区2 16.0 mib
[ 1.581050] mmcblk0rpmb：mmc0：0001 Q2J54A 分区3 512 KiB、chardev (237：0)
[ 2.968635] sdhci-am654 fa00000.mmc：开机失败
[ 3.004302] mmc1：在 fa000.mmc 上使用 SDMA 64位的 SDHCI 控制器[fa00000.mmc]
[ 3.012659] am65-cpsw-nuss 8000000.ethernet：down msc_sl e0000000 TMO 0
[ 3.022005] am65-cpsw-nuss 80000.Ethernet: set new flow-base 19
[ 3.035573] am65-cpsw-nuss80000.Ethernet eth0：PHY [8000f00.MDIO：00]驱动程序[TI DP83867](IRQ=POLL)
[ 3.044889] am65-cpsw-nuss 80000.Ethernet eth0：为 phy/rgmII-rxid 链路模式配置
[ 3.056082] am65-cpsw-nuss 8000000.ethernet：down msc_sl e0000000 TMO 0
[ 3.065277] am65-cpsw-nuss 8000000.Ethernet eth1：PHY [8000f00.MDIO：01]驱动程序[通用 PHY](IRQ=POLL)
[ 3.074688] am65-cpsw-nuss 8000000.Ethernet eth1：为 phy/rgmII-rxid 链路模式配置
[ 3.084563] am65-cpsw-nuss 8000000.Ethernet eth1：链路已建立- 100Mbps/全速-流控制 Rx/TX
[ 3.102501]发送 DHCP 请求..
[ 7.159451] am65-cpsw-nuss 80000.Ethernet eth0：链路接通- 1Gbps/满-流控关闭
[8.702489].，正常
[8.720440] IP-Config:从10.0.0.1获得 DHCP 应答，我的地址是10.0.0.106
[ 8.727657] IP-Config：Complete (IP 配置：完整)：
[ 8.730883] device=eth0、hwaddr=34：08：e1：87：76：aa、ipaddr=10.0.0.106、mask=255.255.0.0.0、gw=255.255.255
[8.740780] host=10.0.0.106，domain=、nis-domain=(无)
[ 8.746429] bootserver=10.0.0.1、rootserver=10.0.0.28、rootpath=
[ 8.746432] nameserver0=10.0.0.1
[ 8.758351] am65-cpsw-nuss 80000.Ethernet eth1：链路断开
[ 8.779229] VFS：在设备0:21上安装了 root (NFS 文件系统) readonly。
[8.786248] devtmpfs:已挂载
[8.790427]释放未使用的内核内存:1792K
[ 8.826622]将/sbin/init 作为初始化进程运行
[8.848049]-------- [剪切此处]-------
[8.850501]------- [剪切此处]-------
[8.850503]------- [剪切此处]-------
[ 8.850510] arch/arm64/kernel/traps.c:407内核错误!
[8.850515]内部错误：Oops - BUG：0[#1]抢占 SMP
[ 8.850519]以下位置链接的模块：
[8.850533] CPU: 3 PID: 0 Comm: swapper/3 not damed 5.10.140-g5e63ae91b2 #1
[ 8.850535]硬件名称：德州仪器(TI) AM625 SK (DT)
[ 8.850542] pstate：00000005 (nzcv daif -pan -uao -TCO BTYPE=--)
[8.850561] PC : do_undefinestr+0x2f4/0x318
[8.850565] lr : do_undefinstr+0x1e8/0x318
[8.850567] sp : ff8000111f3d10
[8.850570] x29：ff8000111f3d10 x28：ff00080011c600
[ 8.850576] x27：000000000000 x26：00000000fffee386
[ 8.850581] x25：00000000000a x24：00000000000000e0
[ 8.850586] x23：0000000020000005 x22：ff8000100c0
[8.850591] x21：ff8000111f3ef0 x20：ff00080011c600
[8.850597] x19：ff8000111f3da0 x18：000000000000
[ 8.850601] X17：000000000000 x16：000000000000
[ 8.850607] x15：ff8000100100c0 x14：000000000000026a
[8.850612] X13：000000000000 x12：fffffffffffffffbfd
[ 8.850617] x11：0000000000000102 x10：0000000000000004
[8.850622] x9：000000000000 x8：0000000206526e00
[8.850626] x7 : 7fffffffffffffffff x6 : ff8000111f3d68
[8.850631] x5：00000000d5300000 x4：ff800011053dc0
[8.850636] x3：000000000000 x2：000000000000
[8.850641] x1 : ff00080011c600 x0 : 0000000020000005
[ 8.850648]呼叫跟踪：
[ 8.850654] DO_UNdefinestr+0x2f4/0x318
[ 8.850663] el1_undef+0x30/0x50
[ 8.850668] el1_SYNC_handler+0x8c/0xc8
[ 8.850672] el1_SYNC+0x88/0x140
[ 8.850676] efi_header_end+0xc0/0x268
[ 8.850681] IRQ_EXIT+0xc0/0xe0
[ 8.850687]__Handle_domain_IRQ+0x68/0xc0
[ 8.850696] GIC_Handle_IRQ+0x58/0x128
[ 8.850699] el1_irq+0xcc/0x180
[ 8.850703] arch_cpu_idle+0x18/0x28
[ 8.850709] DEFAULT_IDLE_CALL+0x20/0x68
[ 8.850714] DO_IDLE+0xc0/0x128
[ 8.850717] CPU_STARTUP_Entry+0x28/0x60
[ 8.850723] secondary_start_kernel+0x14c/0x178
[ 8.850730]代码：f9401bf7 17ff7b a9025bf5 f9001bf7 (d4210000)
[ 8.850745]--[结束迹线300c28932ca8e676 ]--
[8.850751]内核严重-未同步:错误:中断中出现致命异常
[8.850755] SMP:停止辅助 CPU
[8.852676] arch/arm64/kernel/traps.c:407内核错误!
[8.857277] arch/arm64/kernel/traps.c:407内核错误!
[9.921064] SMP:无法停止辅助 CPU 0,2-3
[ 9.926017]内核偏移：已禁用
[9.929494] CPU 特性: 0x0040,002,2000200c
[9.93350]内存限制：无
[9.936799]--[终端内核紧急-未同步：哎呀-错误：中断中出现致命异常]-

u-boot bdingo 返回：

U-Boot 2021.01-g2dd2e1d366 (7月10 2023 - 13：42：17 +0000)

SoC：  AM62X SR1.0 GP
型号：Texas Instruments AM625 SK
I2C_WRITE：等待数据 ACK 时出错(状态= 0x116)
EEPROM 在0x50处不可用、尝试在0x51处读取
I2C_WRITE：等待数据 ACK 时出错(状态= 0x116)
在0x51处读取板载 EEPROM 失败-121
DRAM： 4 GiB
MMC  @fa10000: 0, MMC@fa00000: 1, MMC@fa20000: 2
正在从 MMC 加载环境... 确定
输入：   串行@2800000
输出：  串行@2800000
ERR：  串行@2800000
I2C_WRITE：等待数据 ACK 时出错(状态= 0x116)
EEPROM 在0x50处不可用、尝试在0x51处读取
I2C_WRITE：等待数据 ACK 时出错(状态= 0x116)
在0x51处读取板载 EEPROM 失败-121
NET：  eth0：以太网@8000000port@1
按任意键以停止自动引导： 0
=> bdinfo
BOOT_PARAMS = 0x000000000000
DRAM 组  = 0x000000000000
->开始   = 0x0000000080000000
->大小    = 0x000080000000
DRAM 组  = 0x000000000001
->开始   = 0x0000000880000000
->大小    = 0x000080000000
闪存启动 = 0x000000000000
flashsize  = 0x000000000000
flashoffset = 0x000000000000
波特率   = 115200bps
relocaddr  = 0x00000000fff1c000
重新分配关闭  = 0x00007f71c000
构建      = 64位
电流 ETH =以太网@8000000port@1
ethaddr    = 34：08：E1：87：76：aa
ip addr    = 10.0.0.106
FDT_BLOB   = 0x00000000f7ef2920
NEW_FDT    = 0x00000000f7ef2920
FDT_SIZE   = 0x0000000094c0
MULTI_DTB_FIT= 0x000000000000
LMB_dump_all：
   memory.cnt            = 0x2
   memory.size           = 0x0
   memory.reg[0x0].base  = 0x80000000
                  .size  = 0x80000000
   memory.reg[0x1].base  = 0x880000000
                  .size  = 0x80000000

   保留.cnt          = 0x3
   保留.size         = 0x0
   Reserved.reg[0x0].base = 0x9db00000
                    .size = 0xc00000
   Reserved.reg[0x1].base = 0x9e780000
                    .size = 0x1880000
   Reserved.reg[0x2].base = 0xf7ef1520
                    .size = 0x810eae0
ARCH_NUMBER = 0x000000000000
TLB addr   = 0x00000000ffff0000
irq_sp     = 0x00000000f7ef2910
SP START   = 0x00000000f7ef2910
早期的 malloc 用法：2f30 / 8000

Alexis、您是如何连接两个  MT40A2G8VA 器件的？  您能否发布 DDR 部分的原理图？

此致、

詹姆斯

James、您好！

我想插入 DDR4原理图、但是论坛没有上传文件。

我把文件发送给 Charlot 先生、所以他应该能够将它发布到该线程上。

顺便说一下、通过使用 SysConfig 工具配置 DDR4、我在列表框中选择了1个芯片组、因为两个存储器器件的有线 CS 相同。

明白了。

此致。

Alexis。

您好、James：

随附是原理图。感谢您的支持

此致、
François μ A。

我应用了补丁，并使用AM62x-LP4-50-800_dualrank_SVB.dtsi SysConfig 工具计算的文件替换了该文件。

Alexis、您可以发布您从 SysConfig 工具生成的该文件吗？  我认为这些可能是配置错误。  此外、如果您有该工具提供的.syscfg 文件、请将其发布到此处。

此致、

詹姆斯

您好、James：

这是用于我的测试的内容文件。

此致、

Alexis。

// SPDX-License-Identifier：GPL-2.0+/*此文件是使用* AM62x SysConfig DDR 子系统寄存器配置工具 v0.09.08 * 2023年6月19日星期一11：27：51 GMT+0200 (欧洲中部夏季时间)* DDR 类型：DDR4 *频率= 800MHz (1600MTs)*密度：16GB *列数： 1 */#define DDRSS_PLL_FHS_CNT 6 #define DDRSS_PLL_FREQUENCY_1 400000000 #define DDRSS_PLL_FREQUENCY_2 400000000 #define DDRSS_CTL_0_DATA 0x00000A00 #define DDRSS_CTL_1_DATA 0x00000000 #define DDRSS_CTL_13_DATA 0x00000000 #define DDRSS_CTL_14_DATA 0x00000000 #define DDRSS_CTL_15_DATA 0x000890B8 #define DDRSS_CTL_16_DATA 0x00000000 #define DDRSS_CTL_17_DATA 0x00000000 #define DDRSS_CTL_CTL_18_DATA 0x00000000 #define DDRSS_CTL_30_DATA 0x00000000 #define DDRSS_CTL_31_DATA 0x00000000 #define DDRSS_CTL_32_DATA 0x00000000 #define DDRSS_CTL_33_DATA 0x00000000 #define DDRSS_CTL_CTL_34_DATA 0x00000000 #define DDRSS_CTL_46_DATA 0x0602001D #define DDRSS_CTL_47_DATA 0x05001D0B #define DDRSS_CTL_48_DATA 0x00270270605 #define DDRSS_CTL_49_DATA 0x0602001D #define DDRSS_CTL_50_DATA 0x05001D0B #define DDRSS_CTL_63_DATA 0x0D0C0002 #define DDRSS_CTL_64_DATA 0x0D0C0D0C #define DDRSS_CTL_65_DATA 0x01010000 #define DDRSS_CTL_66_DATA 0x031919 #define DDRSS_CTL_67_DATA 0x00000000 #define DDRSS_CTL_80_DATA 0x00000000 #define DDRSS_CTL_81_DATA 0x00000000 #define DDRSS_CTL_82_DATA 0x00000000 #define DDRSS_CTL_83_DATA 0x00000000 #define DDRSS_CTL_CTL_84_DATA 0x00000000 #define DDRSS_CTL_CTL_CTL_82_DATA 0x00000000 #define DDRSS_DATA 0x00000000 #define DDRSS_CTL_96_DATA 0x02550120 #define DDRSS_CTL_97_DATA 0x02550120 #define DDRSS_CTL_98_DATA 0x01200120 #define DDRSS_CTL_99_DATA 0x01200120 #define DDRSS_CTL_100_DATA 0x0000CMF4#define DDRSS_CTL_CTL_10101_DATA 0x0000102_REF_DDL #define DDRSS_DDL #define 0x000010102_DDL #define 0x0000102_REF_DDL #define DDRSS_CTL_113_DATA 0x00030000 #define DDRSS_CTL_114_DATA 0x0004 #define DDRSS_CTL_115_DATA 0x00000004 #define DDRSS_CTL_116_DATA 0x00040003 #define DDRSS_CTL_117_DATA 0x0005 #define DDRSS_CTL_115_DATA 0x00000004 #define DDRSS_CTL_CTL_116_DATA 0x00061800 #define DDRSS_CTL_130_DATA 0x00061800 #define DDRSS_CTL_131_DATA 0x00000000 #define DDRSS_CTL_132_DATA 0x0000AAA0 #define DDRSS_CTL_133_DATA 0x00061800 #define DDRSS_CTL_CTL_130_DATA DDRSS_CTL_146_DATA 0x00000000 #define DDRSS_CTL_147_DATA 0x00000000 #define DDRSS_CTL_148_DATA 0x00000000 #define DDRSS_CTL_149_DATA 0x00000000 #define DDRSS_CTL_CTL_150_DATA 0x00000000 #define DDRSS_CTL_CMFRAF_DDL #define 0x0000151_DATA 0x0000CMF_DDL #define DDRSS_DDL #define 0x00002700152_REF_DATA 0x0000CMF_DATA 0x0000CMF_REF_REF_DDL #define 0x0000152_REF_DDL #define 0x0000CM00152_DATA 0x0000CMF_REF_REF_REF_REF_DATA 0x0000CM00152_REF_REF_DATA 0x0000000L_REF_DDL #define 0x0000CMFLO_0x000000080 #define DDRSS_CTL_163_DATA 0x080800 #define DDRSS_CTL_164_DATA 0x00000000 #define DDRSS_CTL_165_DATA 0x0000080E #define DDRSS_CTL_CTL_166_DATA 0x0003 #define DDRSS_CTL_164_DATA 0x00000007 #define DDRSS_CTL_CTL_CTL_168_DATA 0x0000171_DATA #define DDRSS_DATA #define 0x0000173_REF_DDL_DATA #define 0x0000177171_REF_DDL_DDL_DATA #define 0x0000171_REF_DDL_DDL_DATA #define 0x0000177171_REF_DDL_DDL_DDL_DDL_DATA #define 0x0000173_DATA #define 0x0000173_REF_DDL_DDL_DDL_DDL 0x00000000 #define DDRSS_CTL_180_DATA 00000001 #define DDRSS_CTL_181_DATA 0x00000002 #define DDRSS_CTL_182_DATA 0x00000C00 #define DDRSS_CTL_180_DATA 0x00001000 #define DDRSS_CTL_184_CTL_184_DATA #define DDRSS_CTL_CTL_DD0000C00000C00000C00CMF_DATA #define DDRSS_CMF_DDL #define DDRSS_CTL_CTL_0x0000193_DATA #define 0x0000CMF00193_DATA #define DDRSS_CMF00193_DATA #define DDRSS_CTL_DD0000CMF00000L_DATA 0x0000CMF_DDL #define 0x0000CMF00193_DATA #define DDRSS_REF_DD0000CMF00193_DATA #define DDRSS_DATA 0x0000CMF00193_C0000000L_DDL DDRSS_CTL_196_DATA 0x00000000 #define DDRSS_CTL_197_DATA 0x00000000 #define DDRSS_CTL_198_DATA 0x00000000 #define DDRSS_CTL_199_DATA 0x00000000 #define DDRSS_CTL_200_DATA 0x00000000 #define DDRSS_CTL_213_DATA 0x00000424 #define DDRSS_CTL_214_DATA 0x00000301 #define DDRSS_CTL_215_DATA 0x00000000 #define DDRSS_CTL_216_DATA 0x00000424 #define DDRSS_CTL_217_DATA 0x00000301 #define 0x00000000 #define DDRSS_CTL_230_DATA 0x00000000 #define DDRSS_CTL_231_DATA 0x00000000 #define DDRSS_CTL_232_DATA 0x00000000 #define DDRSS_CTL_233_DATA 0x00000000 #define DDRSS_CTL_CTL_234_CTL_234_DATA DDRSS_CTL_246_DATA 0x00000493 #define DDRSS_CTL_247_DATA 0x00000493 #define DDRSS_CTL_248_DATA 0x00000000 #define DDRSS_CTL_249_DATA 0x00000000 #define DDRSS_CTL_250_DATA 0x00000000 #define #define DDRSS_CTL_263_DATA 0x00000000 #define DDRSS_CTL_264_DATA 0x00000000 #define DDRSS_CTL_265_DATA 0x00000000 #define DDRSS_CTL_266_DATA 0x00000000 #define DDRSS_CTL_26767_DATA 0x00000000 #define 0x00000000 #define DDRSS_CTL_280_DATA 0x00000000 #define DDRSS_CTL_281_DATA 0x00000101 #define DDRSS_CTL_282_DATA 0x00000000 #define DDRSS_CTL_283_CTL_280_DATA 0x00000000 #define DDRSS_CTL_CTL_284_284_C281_DATA 0x0000291_DATA 0x0000291_REF_DDL #define DDRSS_DDL #define 0x0000294_CTL_DDL #define 0x0000294_CTL_DDL #define 0x0000291_DATA 0x0000294_C284_CMF_DATA 0x0000291_DATA 0x0000291_DATA 0x0000CMF_DATA #define DDL #define 0x0000292_REF_REF_DDL DDRSS_CTL_296_DATA 0x00000000 #define DDRSS_CTL_297_DATA 0x00000000 #define DDRSS_CTL_298_DATA 0x00000000 #define DDRSS_CTL_299_DATA 0x00000000 #define DDRSS_CTL_CTL_300_DATA 0x00000000 #define DDRSS_CTL_CTL_DDL #define 0x0000301_DATA 0x0000303_DDL #define DDRSS_CTL_DDL #define 0x0000302_DDL #define 0x0000302_CTL_DDL #define 0x0000303_DDL #define DDRSS_CTL_313_DATA 0x00000000 #define DDRSS_CTL_314_DATA 0x00000000 #define DDRSS_CTL_315_DATA 0x00000100 #define DDRSS_CTL_316_DATA 0x01010000_define DDRSS_CTL_317_DATA 0x00000000 #define 0x00000000 #define DDRSS_CTL_330_DATA 0x00000000 #define DDRSS_CTL_331_DATA 0x01000000 #define DDRSS_CTL_332_DATA 0x00000100 #define DDRSS_CTL_333_DATA 0x00010000 #define DDRSS_CTL_334_CTL_334_DATA 0x0000FRANC_DATA #define DDRSS_CTL_CMF4_DATA #define 0x0000334_CTL_CMF4_DDL #define 0x0000CMF_DDL #define 0x0000FICSS_DATA #define 0x0000334_DDL DDRSS_CTL_346_DATA 0x00000000 #define DDRSS_CTL_347_DATA 0x00000000 #define DDRSS_CTL_348_DATA 0x00000000 #define DDRSS_CTL_349_DATA 0x00000000 #define DDRSS_CTL_CTL_350_DATA 0x00000000 #define DDRSS_CTL_CTL_351_DATA 0x00000000 #define #define DDRSS_CTL_363_DATA 0x00000000 #define DDRSS_CTL_364_DATA 0x00000000 #define DDRSS_CTL_365_DATA 0x00000000 #define DDRSS_CTL_CTL_DATA 0x00000000 #define DDRSS_CTL_367_367_SCL_367_DATA 0x020202 #define DDRSS_CTL_380_DATA 0x020202 #define DDRSS_CTL_381_DATA 0x00000000 #define DDRSS_CTL_382_DATA 0x00000000 #define DDRSS_CTL_383_DATA 0x00000000 #define DDRSS_CTL_383_DATA DDRSS_CTL_396_DATA 0x00000200 #define DDRSS_CTL_397_DATA 0x00000200 #define DDRSS_CTL_396_DATA 0x00000200 #define DDRSS_CTL_399_DATA 0x0000DB60 #define DDRSS_CTL_400_DATA 0x0001E00409#define DDRSS_CTL_CTL_DATA #define DDRSS_CTL_413_DATA 0x0302000A #define DDRSS_CTL_414_DATA 0x01000500 #define DDRSS_CTL_415_DATA 0x01010001 #define DDRSS_CTL_CTL_416_DATA 0x00010001 #define DDRSS_CTL_417_DATA 0x01010001 #define DDRSS_CTL_CTL_421_DATA 0x00000000 #define DDRSS_PI_7_DATA 0x00000000 #define DDRSS_PI_8_DATA 0x00000000 #define DDRSS_PI_9_DATA 0x00000000 #define DDRSS_PI_10_DATA 0x00000000 #define DDRSS_PI_11_DATA 0x00000000 #define DDRSS_PI_12_DATA 0x00000000 #define DDRSS_PI_9_DATA 0x00000000 #define DDRSS_PI_23_DATA 0x00000000 #define DDRSS_PI_24_DATA 0x280D0001 #define DDRSS_PI_25_DATA 0x00000000 #define DDRSS_PI_26_DATA 0x00010000 #define DDRSS_PI_27_DATA 0x00003200 #define DDRSS_PI_28_DATA 0x00000000 #define DDRSS_PI_29_DATA #define DDRSS_PI_40_DATA 0x00000095 #define DDRSS_PI_41_DATA 0x00000095 #define DDRSS_PI_42_DATA 0x000000AD #define DDRSS_PI_43_DATA 0x00000000 #define DDRSS_PI_44_DATA 0x00000000 #define DDRSS_PI_45_DATA 0x00010100 0x00000000 #define DDRSS_PI_57_DATA 0x00000000 #define DDRSS_PI_58_DATA 0x00000000 #define DDRSS_PI_59_DATA 0x00000000 #define DDRSS_PI_60_DATA 0x00001400 #define DDRSS_PI_61_DATA 0x00000000 #define DDRSS_PI_62_DATA DDRSS_PI_73_DATA 0x00000000 #define DDRSS_PI_74_DATA 0x00000000 #define DDRSS_PI_75_DATA 0x00000005 #define DDRSS_PI_76_DATA 0x01000000 #define DDRSS_PI_77_DATA 0x04000100 #define DDRSS_PI_78_DATA 0x00020000 #define DDRSS_PI_PI_79_DATA 0x00000000 #define #define DDRSS_PI_90_DATA 0x00000000 #define DDRSS_PI_91_DATA 0x00000300 #define DDRSS_PI_92_DATA 0x0A090B0C #define DDRSS_PI_93_DATA 0x04060708#define DDRSS_PI_94_DATA 0x01000005 #define DDRSS_PI_PI_95_DATA 0x00000000 #define DDRSS_PI_107_DATA 0x00000000 #define DDRSS_PI_108_DATA 0x00000000 #define DDRSS_PI_109_DATA 0x00000000 #define DDRSS_PI_110_DATA 0x00000000 #define DDRSS_PI_111_DATA 0x00000000 #define DDRSS_PI_PI_112_DATA 0x00000000 #define DDRSS_PI_123_DATA 0x00000000 #define DDRSS_PI_124_DATA 0x00000008 #define DDRSS_PI_125_DATA 0x00000000 #define DDRSS_PI_126_DATA 0x00000000 #define DDRSS_PI_PI_127_DATA 0x00000000 #define DDRSS_PI_128_DATA 0x00000000 #define #define DDRSS_PI_140_DATA 0x00000000 #define DDRSS_PI_141_DATA 0x00000000 #define DDRSS_PI_142_DATA 0x00000000 #define DDRSS_PI_143_DATA 0x00000000 #define DDRSS_PI_142_DATA 0x00000000 #define DDRSS_PI_157_DATA 0x00000000 #define DDRSS_PI_158_DATA 0x00000000 #define DDRSS_PI_159_DATA 0x00010000 #define DDRSS_PI_160_DATA 0x00000004 define DDRSS_PI_161_DATA 0x00000000 #define DDRSS_PI_PI_162_162_DATA DDRSS_PI_173_DATA 0x00091CC8 #define DDRSS_PI_174_DATA 0x001CC804 #define DDRSS_PI_175_DATA 0x00000118 #define DDRSS_PI_176_DATA 0x00001860 #define DDRSS_PI_PI_177_DATA #define DDRSS_PI_190_DATA 0x001818 #define DDRSS_PI_191_DATA 0x00000000 #define DDRSS_PI_192_DATA 0x00000000 #define DDRSS_PI_193_DATA 0x0D000000 #define DDRSS_PI_PI_PI_191_DATA 0x00000000 #define DDRSS_PI_207_DATA 0x00000000 #define DDRSS_PI_208_DATA 0x00000000 #define DDRSS_PI_209_DATA 0x0D090000 #define DDRSS_PI_210_DATA 0x0D09000D DDRSS_PI_223_DATA 0x05000001 #define DDRSS_PI_224_DATA 0x001B0A0D #define DDRSS_PI_225_DATA 0x1F0F0053 #define DDRSS_PI_226_DATA 0x08000001 #define DDRSS_PI_P239_DATA #define DDRSS_PI_240_DATA 0x180A0800 #define DDRSS_PI_241_DATA 0x0B071C1C #define DDRSS_PI_242_DATA 0x0D06050C #define DDRSS_PI_243_DATA 0x0000243_DATA 0x0000C570 #define DDRSS_PI_244_244_DATA #define DDRSS_PI_242_242_242_DATA 0x定义 DDRSS_PI_VID_DATA 0x定义 DDRSS_DATA_DNSS_DATA_DNSS_DNSS_DN273_DEF#define 0x0000253_DATA_DD253_REF_DD253_REF_DD243_DATA#define 0x0000243_REF_DD243_DATA_DD243_REF_DD243_REF_DD243_REF20243_REF_DD243_DATA#define 0x0000244_DD243_REF_DD243_REF_DD243_REF20243_REF_DD243_REF_DD244_DD243_DATA#define 0x02550255 #define DDRSS_PI_257_DATA 0x0C080C08 #define DDRSS_PI_258_DATA 0x00000C08 #define DDRSS_PI_259_DATA 0x000890B8 #define DDRSS_PI_260_DATA 0x00000000 DDRSS_PI_273_DATA 0x02000120 #define DDRSS_PI_274_DATA 0x00000080 #define DDRSS_PI_275_DATA 0x00020000 #define DDRSS_PI_276_DATA 0x00000080 #define DDRSS_PI_276_DATA 0x00000080 #define DDRSS_PI_276_REF_DATA 0x0000285_DEFETY_DDRSS_DATA 0x0000283_DATA #define DDRSS_PRDEF4_REF_DD283_DATA 0x0000284_DDPI_DDPI_REF_DD283_DATA #define 0x0000284_DDPI_REF_REF_DD282_REF_DD282_REF_DD283_DATA #define 0x0000284_DDPI_REF_REF_REF_DD282_REF_DD282_REF_DD282_REF_DD282_REF_DD282_REF_DD283_DATA #define 0x0000282_REF_DD282_REF_DD282_REF_DD282_REF_DD282_REF_DD282_REF_REF_DD283_DATA #define #define DDRSS_PI_290_DATA 0x00000000 #define DDRSS_PI_291_DATA 0x0D100F00 #define DDRSS_PI_292_DATA 0x0003020E #define DDRSS_PI_293_DATA 0x293_DATA 0x00000001 #define DDRSS_PI_291_291_DATA 0x01000000 #define DDRSS_PI_PI_PI_PI_IPI_292_DATA 0x00020201 #define 0x00000301 #define DDRSS_PI_307_DATA 0x00000000 #define DDRSS_PI_308_DATA 0x00000000 #define DDRSS_PI_309_DATA 0x00000000 #define DDRSS_PI_310_DATA 0x00001401 define DDRSS_PI_311_DATA 0x00000#define DDRSS_PI_323_DATA 0x00000000 #define DDRSS_PI_324_DATA 0x00000000 #define DDRSS_PI_325_DATA 0x00000000 #define DDRSS_PI_IN_DATA 0x00001401 #define DDRSS_PI_327_DATA 0x00493 #define DDRSS_PI_340_DATA 0x00000000 #define DDRSS_PI_341_DATA 0x00000000 #define DDRSS_PI_342_DATA 0x00001401 #define DDRSS_PI_343_DATA 0x00000493 #define DDRSS_PI_341_DATA 0x00000000 #define DDRSS_PHY_0_DATA 0x00001401 #define DDRSS_PI_343_define 0x010101FF #define DDRSS_PHY_12_DATA 0x00010000 #define DDRSS_PHY_13_DATA 0x00C00004 #define DDRSS_PHY_14_DATA 0x00CC0008 #define DDRSS_PHY_15_DATA 0x00660201 #define DDRSS_PHY_16_DATA 0x00004 DDRSS_PHY_28_DATA 0x00000000 #define DDRSS_PHY_29_DATA 0x0800000000 #define DDRSS_PHY_30_DATA 0x0F000008 #define DDRSS_PHY_31_DATA 0x00000F0F #define DDRSS_PHY_32_DATA 0x00E400 #define DDRSS_PHY_30_DATA #define DDRSS_PHY_45_DATA 0x00000000 #define DDRSS_PHY_46_DATA 0x00000000 #define DDRSS_PHY_47_DATA 0x00000000 #define DDRSS_PHY_48_DATA 0x00000000 #define DDRSS_PHY_49_DATA 0x00000000 #define DDRSS_PHY_50_DATA 0x00000000 0x0000B0000 #define DDRSS_PHY_62_DATA 0x00000000 #define DDRSS_PHY_63_DATA 0x00000000 #define DDRSS_PHY_64_DATA 0x00000000 #define DDRSS_PHY_65_DATA 0x00000004 #define DDRSS_PHY_66_DATA 0x00000000 DDRSS_PHY_78_DATA 0x0000DD01 #define DDRSS_PHY_79_DATA 0x10100303 #define DDRSS_PHY_80_DATA 0x10101010 #define DDRSS_PHY_81_DATA 0x1010101010 #define DDRSS_PHY_PHY_STAT_DATA 0x0002101010 #define DDRSS_PHY_95_DATA 0x010C053E #define DDRSS_PHY_96_DATA 0x000F0C14 #define DDRSS_PHY_97_DATA 0x01000140 #define DDRSS_PHY_98_DATA 0x007A0120 #define DDRSS_PHY_99_DATA 0x00000C00 #define DDRSS_PHY_PHY_100_DATA 0x00800080 #define DDRSS_PHY_112_DATA 0x00800080 #define DDRSS_PHY_113_DATA 0x00800080 #define DDRSS_PHY_114_DATA 0x00800080 #define DDRSS_PHY_115_DATA 0x00800080 #define DDRSS_PHY_116_DATA DDRSS_PHY_128_DATA 0x00000000 #define DDRSS_PHY_129_DATA 0x00000000 #define DDRSS_PHY_130_DATA 0x00000000 #define DDRSS_PHY_131_DATA 0x00000000 #define DDRSS_PHY_PHY_131_DATA 0x00000000 #define DDRSS_PHY_145_DATA 0x00000000 #define DDRSS_PHY_146_DATA 0x00000000 #define DDRSS_PHY_147_DATA 0x00000000 #define DDRSS_PHY_148_DATA 0x00000000 0x00000000 #define DDRSS_PHY_162_DATA 0x00000000 #define DDRSS_PHY_163_DATA 0x00000000 #define DDRSS_PHY_164_DATA 0x00000000 #define DDRSS_PHY_164_DATA 0x00000000 DDRSS_PHY_178_DATA 0x00000000 #define DDRSS_PHY_179_DATA 0x00000000 #define DDRSS_PHY_180_DATA 0x00000000 #define DDRSS_PHY_181_DATA 0x00000000 #define DDRSS_PHY_195_DATA 0x00000000 #define DDRSS_PHY_196_DATA 0x00000000 #define DDRSS_PHY_197_DATA 0x00000000 #define DDRSS_PHY_198_DATA 0x00000000 0x00000000 #define DDRSS_PHY_212_DATA 0x00000000 #define DDRSS_PHY_213_DATA 0x00000000 #define DDRSS_PHY_214_DATA 0x00000000 #define DDRSS_PHY_215_DATA 0x00000000 DDRSS_PHY_228_DATA 0x00000000 #define DDRSS_PHY_229_DATA 0x00000000 #define DDRSS_PHY_230_DATA 0x00000000 #define DDRSS_PHY_231_DATA 0x00000000 #define DDRSS_PHY_245_DATA 0x00000000 #define DDRSS_PHY_246_DATA 0x00000000 #define DDRSS_PHY_247_DATA 0x00000000 #define DDRSS_PHY_248_DATA 0x00000000 0x00000000 #define DDRSS_PHY_262_DATA 0x00000000 #define DDRSS_PHY_263_DATA 0x00000000 #define DDRSS_PHY_264_DATA 0x00000001 #define DDRSS_PHY_265_DATA 0x00000000 #define DDRSS_PHY_266_DATA 0x00000000 DDRSS_PHY_278_DATA 0x00004A4A #define DDRSS_PHY_279_DATA 0x00005656 #define DDRSS_PHY_280_DATA 0x0000A9A9 #define DDRSS_PHY_281_DATA 0x0000B7B7 #define DDRSS_PHY_291_DATA 0x00004848 #define DDRSS_PHY_PHY_PHY_293_293_DATA #define DDRSS_PHY_295_DATA 0x5555555555 #define DDRSS_PHY_296_DATA 0xAAAAAAAA #define DDRSS_PHY_297_DATA 0x00005555 #define DDRSS_PHY_PHY_298_DATA 0x01000100 #define DDRSS_PHY_299_DATA 0x00000000 #define DDRSS_PHY_312_DATA 0x00000000 #define DDRSS_PHY_313_DATA 0x00000000 #define DDRSS_PHY_314_DATA 0x00000000 #define DDRSS_PHY_315_DATA 0x00000000 DDRSS_PHY_32_DATA 0x041F07FF #define DDRSS_PHY_329_DATA 0x00000000 #define DDRSS_PHY_330_DATA 0x01CCB001 #define DD344_PHY_331_DATA 0x2000CCB0 define DDRSS_PHY_332_DATA 0x20000140 #define DDRSS_PHY_PHY_333_PHY_333_333_DATA #define DDRSS_PHY_345_DATA 0x31804000 #define DDRSS_PHY_346_DATA 0x04BF0340 #define DDRSS_PHY_347_DATA 0x01008080 #define DDRSS 0x02800280 #define DDRSS_PHY_362_DATA 0x02800280 #define DDRSS_PHY_363_DATA 0x02800280 #define DDRSS_PHY_364_DATA 0x02800280 #define DDRSS_PHY_364_DATA 0x02800280 #define DDRSS_PHY_378_DATA 0x00000000 #define DDRSS_PHY_379_DATA 0x00080200 #define DDRSS_PHY_380_DATA 0x00000000 #define DDRSS_PHY_381_DATA 0x00000000 #define DDRSS_PHY_395_DATA 0x00000000 #define DDRSS_PHY_396_DATA 0x00000000 #define DDRSS_PHY_397_DATA 0x00000000 #define DDRSS_PHY_395_DATA 0x00000000 0x00000000 #define DDRSS_PHY_412_DATA 0x00000000 #define DDRSS_PHY_413_DATA 0x00000000 #define DDRSS_PHY_414_DATA 0x00000000 #define DDRSS_PHY_PHY_415_DATA 0x00000000 DDRSS_PHY_428_DATA 0x00000000 #define DDRSS_PHY_429_DATA 0x00000000 #define DDRSS_PHY_430_DATA 0x00000000 #define DDRSS_PHY_431_DATA 0x00000000 #define DDRSS_PHY_445_DATA 0x00000000 #define DDRSS_PHY_446_DATA 0x00000000 #define DDRSS_PHY_447_DATA 0x00000000 #define DDRSS_PHY_448_DATA 0x00000000 0x00000000 #define DDRSS_PHY_462_DATA 0x00000000 #define DDRSS_PHY_463_DATA 0x00000000 #define DDRSS_PHY_464_DATA 0x00000000 #define DDRSS_PHY_46 DDRSS_PHY_478_DATA 0x00000000 #define DDRSS_PHY_479_DATA 0x00000000 #define DD489_PHY_480_DATA 0x00000000 #define DDRSS_PHY_481_DATA 0x00000000 #define DDRSS_PHY_495_DATA 0x00000000 #define DDRSS_PHY_496_DATA 0x00000000 #define DDRSS_PHY_497_DATA 0x00000000 #define DDRSS_PHY_498_DATA 0x00000000 0x00000000 #define DDRSS_PHY_512_DATA 0x00000100 #define DDRSS_PHY_513_DATA 0x00000000 #define DDRSS_PHY_514_DATA 0x00000000 #define DDRSS_PHY_5X_515_DATA 0x00000000 DDRSS_PHY_528_DATA 0x00000000 #define DDRSS_PHY_544_DATA 0x00000000 #define DDR39_PHY_530_DATA 0x00000000 #define DDRSS_PHY_531_DATA 0x00000000 #define DDRSS_PHY_545_DATA 0x00030000 #define DDRSS_PHY_546_DATA 0x00000300 #define DDRSS_PHY_PHY_DATA 0x00000300 0x00000000 #define DDRSS_PHY_562_DATA 0x00000000 #define DDRSS_PHY_563_DATA 0x00000000 #define DDRSS_PHY_PHY_DATA 0x00000000 #define DDRSS_PHY_5655_DATA 0x00000000 #define DDRSS_PHY_STAT_DATA DDRSS_PHY_578_DATA 0x00000000 #define DDRSS_PHY_PHY_DATA 0x00000000 #define DD588_PHY_580_DATA 0x00000000 #define DDRSS_PHY_581_DATA 0x00000000 #define DDRSS_PHY_PHY_STAT_DATA 0x00000000 #define #define DDRSS_PHY_595_DATA 0x00000000 #define DDRSS_PHY_591_DATA 0x00000000 #define DDRSS_PHY_598_DATA 0x00000000 #define DDRSS_PHY_PHY_595_DATA 0x00000000 0x00000000 #define DDRSS_PHY_612_DATA 0x00000000 #define DDRSS_PHY_613_DATA 0x00000000 #define DDRSS_PHY_614_DATA 0x00000000 #define DDRSS_PHY_615_DATA 0x00000000 #define DDRSS_PHY_616_DATA 0x00000000 #define DDRSS_PHY_628_DATA 0x00000000 #define DDRSS_PHY_629_DATA 0x00000000 #define DDRSS_PHY_630_DATA 0x00000000 #define DDRSS_PHY_631_DATA 0x00000000 #define DDRSS_PHY_645_DATA 0x00000000 #define DDRSS_PHY_646_DATA 0x00000000 #define DDRSS_PHY_647_DATA 0x00000000 #define DDRSS_PHY_648_DATA 0x00000000 0x00000000 #define DDRSS_PHY_665_DATA 0x00000000 #define DDRSS_PHY_663_DATA 0x00000000 #define DDRSS_PHY_664_DATA 0x00000000 #define DDRSS_PHY_662_DATA 0x00000000 #define DDRSS_PHY_667_DATA 0x00000000 DDRSS_PHY_678_DATA 0x00000000 #define DDRSS_PHY_679_DATA 0x00000000 #define DDR691_PHY_680_DATA 0x00000000 #define DDRSS_PHY_683_DATA 0x00000000 #define DDRSS_PHY_695_DATA 0x00000000 #define DDRSS_PHY_698_DATA 0x00000000 #define DDRSS_PHY_697_ DATA 0x00000000 #define DDRSS_PHY_PHY_PHY_69_DATA 0x00000000 0x00000000 #define DDRSS_PHY_712_DATA 0x00000000 #define DDRSS_PHY_713_DATA 0x00000000 #define DDRSS_PHY_714_DATA 0x00000000 #define DDRSS_PHY_715_DATA 0x00000000 DDRSS_PHY_728_DATA 0x00000000 #define DDRSS_PHY_729_DATA 0x00000000 #define DD738_PHY_730_DATA 0x00000000 #define DDRSS_PHY_731_DATA 0x00000000 #define DDRSS_PHY_745_DATA 0x00000000 #define DDRSS_PHY_746_DATA 0x00000000 #define DDRSS_PHY_747_DATA 0x00000000 #define DDRSS_PHY_749_DATA 0x00000000 0x00000000 #define DDRSS_PHY_762_DATA 0x00000000 #define DDRSS_PHY_763_DATA 0x00000000 #define DDRSS_PHY_764_DATA 0x00000000 #define DDRSS_PHY_PHY_765_DATA 0x00000000 #define DD784_PHY_778_DATA 0x00000000 #define DDRSS_PHY_779_DATA 0x00000000 #define DD784_PHY_780_DATA 0x00000000 #define DDRSS_PHY_PHY_781_DATA 0x00DCA98 #define DDRSS #define DDRSS_PHY_795_DATA 0x00000000 #define DDRSS_PHY_796_DATA 0x16A4A0E6 #define DDRSS_PHY_PHY_DATA 0x103F0000 #define DDRSS_PHY_798_DATA 0x000F0000 #define DDRSS_PHY_PHY_799_DATA 0x0000000F #define DDRSS_PHY_PHY_800_DATA 0x00000000 #define DDRSS_PHY_812_DATA 0x00000000 #define DDRSS_PHY_813_DATA 0x00000000 #define DDRSS_PHY_814_DATA 0x00000000 #define DDRSS_PHY_815_DATA 0x00000000 DDRSS_PHY_828_DATA 0x00000000 #define DDRSS_PHY_829_DATA 0x00000000 #define DD844_PHY_830_DATA 0x00000000 #define DDRSS_PHY_831_DATA 0x00000000 #define DDRSS_PHY_DATE_0x00000000 #define #define DDRSS_PHY_845_DATA 0x00000000 #define DDRSS_PHY_846_DATA 0x00000000 #define DDRSS_PHY_847_DATA 0x00000000 #define DDRSS_PHY_PHY_845_DATA 0x00000000 0x00000000 #define DDRSS_PHY_862_DATA 0x00000000 #define DDRSS_PHY_863_DATA 0x00000000 #define DDRSS_PHY_864_DATA 0x00000000 #define DDRSS_PHY_865_DATA 0x00000000 DD89_PHY_878_DATA 0x00000000 #define DDRSS_PHY_879_DATA 0x00000000 #define DDRSS_PHY_880_DATA 0x00000000 #define DDRSS_PHY_881_DATA 0x00000000 #define DDRSS_PHY_STAT2_DATA 0x00000000 #define DDRSS_PHY_895_DATA 0x00000000 #define DDRSS_PHY_896_DATA 0x00000000 #define DDRSS_PHY_897_DATA 0x00000000 0x00000000 #define DDRSS_PHY_912_DATA 0x00000000 #define DDRSS_PHY_913_DATA 0x00000000 #define DDRSS_PHY_914_DATA 0x00000000 #define DDRSS_PHY_915_DATA 0x00000000 DDRSS_PHY_928_DATA 0x00000000 #define DDRSS_PHY_929_DATA 0x00000000 #define DDRSS_PHY_930_DATA 0x00000000 #define DDRSS_PHY_931_DATA 0x00000000 #define DDRSS_PHY_945_DATA 0x00000000 #define DDRSS_PHY_946_DATA 0x00000000 #define DDRSS_PHY_947_DATA 0x00000000 #define DDRSS_PHY_94_DATA 0x00000000 0x00000000 #define DDRSS_PHY_962_DATA 0x00000000 #define DDRSS_PHY_963_DATA 0x00000000 #define DDRSS_PHY_964_DATA 0x00000000 #define DDRSS_PHY_965_DATA 0x00000000 #define DDRSS_PHY_966_DATA 0x00000000 #define DDRSS_PHY_967_DATA DDRSS_PHY_978_DATA 0x00000000 #define DDRSS_PHY_979_DATA 0x00000000 #define DDRSS_PHY_980_DATA 0x00000000 #define DDRSS_PHY_981_DATA 0x00000000 #define DDRSS_PHY_995_DATA 0x00000000 #define DDRSS_PHY_996_DATA 0x00000000 #define DDRSS_PHY_1010_DATA 0x00000000 #define DDRSS_PHY_PHY_PHY_998_DATA 0x00000000 0x00000000 #define DDRSS_PHY_1012_DATA 0x00000000 #define DDRSS_PHY_1013_DATA 0x00000000 #define DDRSS_PHY_1014_DATA 0x00000000 #define DDRSS_PHY_1012_DATA 0x00000000 #define DDRSS_PHY_1013_DATA 0x00000000 #define DDRSS_PHY_1013_DATA 0x00000000 #define DDRSS_PHY_DD000022 #define DDRSS_DATA 0x000022 #define DDRSS_PHY_F_1022_DATA 0x000022 #define DDRSS_DATA 0x000022 #define DDRSS_DATA 0x000022 #define DDRSS_DATA 0x000022 #define DDRSS_FREE_1022_DATA 0x000022 #define DDRSS_DATA 0x000022 #define DD000022 #define DDRSS_REF_REF_REF_REF_DATA 0x000022 DDRSS_PHY_1028_DATA 0x00000000 #define DDRSS_PHY_1029_DATA 0x00000100 #define DDRSS_PHY_PHY_DATA 0x00000000 #define DDRSS_PHY_1031_DATA 0x00000000 #define DDRSS_PHY_PHY_1032_DATA 0x00000000 #define DDRSS_PHY_1045_DATA 0x00000000 #define DDRSS_PHY_1046_DATA 0x00000000 #define DDRSS_PHY_1047_DATA 0x00000000 #define DDRSS_PHY_1048_DATA 0x00000000 #define DDRSS_PHY_1049_DATA 0x00000000 0x00000300 #define DDRSS_PHY_1062_DATA 0x00000300 #define DDRSS_PHY_1063_DATA 0x42080010 #define DDRSS_PHY_1064_DATA 0x0000003E #define DDRSS_PHY_1065_DATA 0x00000000 #define DDRSS_PHY_1066_DATA 0x00000000 DDRSS_PHY_1078_DATA 0x00000000 #define DDRSS_PHY_1079_DATA 0x00000000 #define DDRSS_PHY_1080_DATA 0x00000000 #define DDRSS_PHY_1081_DATA 0x00000000 #define DDRSS_PHY_1082_DATA 0x00000000 #define DDRSS_PHY_1083_DATA #define DDRSS_PHY_1095_DATA 0x00000000 #define DDRSS_PHY_1096_DATA 0x00000000 #define DDRSS_PHY_1097_DATA 0x00000000 #define DDRSS_PHY_1098_DATA 0x00000000 #define DDRSS_PHY_1099_DATA 0x00000000 #define 0x00000000 #define DDRSS_PHY_1112_DATA 0x00000000 #define DDRSS_PHY_1113_DATA 0x00000000 #define DDRSS_PHY_1114_DATA 0x00000000 #define DDRSS_PHY_11125_DATA 0x00000000 #define DDRSS_PHY_1116_PHY_1116_DATA 0x00000000 #define DDRSS_PHY_1128_DATA 0x00000000 #define DDRSS_PHY_1129_DATA 0x00000000 #define DDRSS_PHY_1130_DATA 0x00000000 #define DDRSS_PHY_1131_DATA 0x00000000 #define DDRSS_PHY_1145_DATA 0x00000000 #define DDRSS_PHY_1146_DATA 0x00000000 #define DDRSS_PHY_1147_DATA 0x00000000 #define DDRSS_PHY_1145_DATA 0x00000000 #define DDRSS_PHY_1148_DATA 0x00000000 #define DDRSS_PHY_1162_DATA 0x00000000 #define DDRSS_PHY_1163_DATA 0x00000000 #define DDRSS_PHY_1164_DATA 0x00000000 #define DDRSS_PHY_1164_DATA 0x00000000 #define DDRSS_PHY_116 DDRSS_PHY_1178_DATA 0x00000000 #define DDRSS_PHY_1179_DATA 0x00000000 #define DDRSS_PHY_1180_DATA 0x00000000 #define DDRSS_PHY_1180_DATA 0x00000000 #define DDRSS_PHY_1195_DATA 0x00000000 #define DDRSS_PHY_1196_DATA 0x00000000 #define DDRSS_PHY_1197_DATA 0x00000000 #define DDRSS_PHY_1198_DATA 0x00000000 #define DDRSS_PHY_1_ 0x00000000 #define DDRSS_PHY_121212_DATA 0x00000000 #define DDRSS_PHY_1213_DATA 0x00000000 #define DDRSS_PHY_1214_DATA 0x00000000 #define DDRSS_PHY_1215_DATA 0x00000000 #define DDRSS_PHY_1216_PHY_1216_DATA 0x00000000 #define DDRSS_PHY_F_PHY_1214_DATA 0x00000000 #define DDRSS_DATA 0x00000000 #define DDRSS_DATA 0x000022 #define DDRSS_1222_DATA #define DDRSS_DATA 0x000022 #define DDRSS_REF_DATA 0x000022 #define DDRSS_DATA 0x000022 #define DDRSS_REF_REF_DATA 0x000022 #DEF_DATA 0x000022 DDRSS_PHY_1228_DATA 0x00000000 #define DDRSS_PHY_1229_DATA 0x00000000 #define DDRSS_PHY_1230_DATA 0x00000000 #define DDRSS_PHY_1231_DATA 0x00000000 #define DDRSS_PHY_1232_DATA 0x00000000 #define DDRSS_PHY_1233_DATA #define DDRSS_PHY_1245_DATA 0x00000000 #define DDRSS_PHY_1246_DATA 0x00000000 #define DDRSS_PHY_1247_DATA 0x00000000 #define DDRSS_PHY_1248_DATA 0x00000000 #define DDRSS_PHY_PHY_1249_DATA 0x00000000 #define 0x00000000 #define DDRSS_PHY_1262_DATA 0x00000000 #define DDRSS_PHY_1263_DATA 0x00000000 #define DDRSS_PHY_1264_DATA 0x00000000 #define DDRSS_PHY_1265_DATA 0x00000000 #define DDRSS_PHY_1265_DATA 0x00000000 #define DDRSS_PHY_1266_DATA 0x00000000 DDRSS_PHY_1278_DATA 0x00000000 #define DDRSS_PHY_1279_DATA 0x00000000 #define DDRSS_PHY_1280_DATA 0x00000000 #define DDRSS_PHY_1281_DATA 0x00000100 #define DDRSS_PHY_PHY_1282_DATA 0x00000000 #define #define DDRSS_PHY_1295_DATA 0x00020028 #define DDRSS_PHY_1296_DATA 0x00010100 #define DDRSS_PHY_1297_DATA 0x00000001 #define DD303_PHY_1298_DATA 0x00000000 #define DDRSS_PHY_1299_DATA 0x00040000 #define DDRSS_PHY_1312_DATA 0x00005201 #define DDRSS_PHY_1313_DATA 0x00000000 #define DDRSS_PHY_1314_DATA 0x00000000 #define DDRSS_PHY_1314_DATA 0x00000000 #define DDRSS_PHY_PHY_1315_DATA 0x00000000 #define DDRSS_PHY_1315_DATA 0x00000000 #define DDRSS_DATA 0x00000000 #define DDRSS_PHY_F_PHY_1310_DATA 0x000022 #define DDRSS_PHY_DATA 0x000022 #define DDRSS_PHY_DATA 0x000022 #define 0x000022 #define DDRSS_PHY_DATA 0x000022 #define DDRSS_PHY_DATA 0x000022 DDRSS_PHY_1328_DATA 0x00004410 #define DDRSS_PHY_1329_DATA 0x00004410 #define DDRSS_PHY_13303_DATA 0x00004410 #define DDRSS_PHY_1331_DATA 0x00004410定义 DDRSS_PHY_1332_DATA 0x00000000 #define DDRSS_PHY_PHY_PHY_PHY_PHY_1330_DATA #define DDRSS_PHY_1345_DATA 0x04102006 #define DDRSS_PHY_1346_DATA 0x00020 #define DDRSS_PHY_1347_DATA 0x01C98C98 #define DDRSS_PHY_1348_DATA 0x3F400000 #define DDRSS_PHY_1349_DATA 0x00000000 #define DDRSS_PHY_1362_DATA 0x00000000 #define DDRSS_PHY_1363_DATA 0x00000000 #define DDRSS_PHY_1364_DATA 0x00040700 #define DDRSS_PHY_1365_DATA 0x00000000 #define DDRSS_PHY_PHY_1363_DATA 0x00000000 #define DDRSS_PHY_1364_DATA DDRSS_PHY_1378_DATA 0x03900390 #define DDRSS_PHY_1379_DATA 0x03900390 #define DDRSS_PHY_1380_DATA 0x03900390 #define DDRSS_PHY_PHY_1380_DATA 0x03900390 #define DDRSS_PHY_1395_DATA 0x300D3F11 #define DDRSS_PHY_1396_DATA 0x01990000 #define DDRSS_PHY_1397_DATA 0x300C3F11 #define DDRSS_PHY_1398_DATA 0x01990000 #define DDRSS_PHY_1399_DATA

Alexis、因为您有2个 x8器件、所以在"Register Configuration"工具中、您应该选择"Data Bus Width (per device)= 8"。  您发送的文件指示您为此参数选择了16。  您能试一下吗？

如果仍然无法正常工作、请通过寄存器配置工具发布.syscfg 文件

此致、

詹姆斯