[参考译文] AM623：AM62x DSS 的 DPI 接口的 LCD_PCLK 设置和 EMC RE 问题

您好！

关于您的软件问题、请提交另一个请求单、我可以为您提供帮助。 对于当前 TT、我们将重点讨论排放问题、我的同事将进一步评论。

此致、
Krunal

您好！

如果是 DPI 接口的 EMI 问题、我们建议使用展频时钟。 您的软件实现看起来主要正确。 您是否使用25MHz 的默认参考时钟频率？ 如果是、当设置 PLL17_SS_SPREAD[19：16] MOD_DIV 时、建议使用值0x6以实现32.6kHz 的调制速率(调制目标通常设置为高于32kHz)。 此外、应确保调制速率不大于 REFCLK/200、以避免违反 PLL 带宽。 调制速率的计算方式为 REFCLK /(128 * MOD_DIV)。  请注意、您可能还需要启用 PLL17_CTRL[1] DSM_EN、以对展频使用分数分频模式。 我建议您尝试将 PLL17_SS_SPREAD[4：0]从3.1%降低至1%、以保持  LCD_PCLK 的调制深度尽可能小。 我们已经看到1%的调制深度可能足以 降低 干扰频率的峰值水平、从而通过 EMI。 这将有助于不会过多地增加整个系统的抖动。

此致、

Luis Parga

您好、Parga：

   首先、非常感谢您的帮助、这对我们的产品非常重要。

  按照您的方式、我重置了展频、如下所示：

  我有疑问。 时钟频率为31.2MHz。 使用之前的展频方法(如上图所示)、在展频后示波器测量的时钟频率约为29MHz、一些产品的29MHz 具有5倍的频率尖峰。 使用您介绍的展频方法、在展频之后示波器测量的频率仍然是31.2MHz、所有器件都可以看到、31.2MHz 的5倍频率尖峰降低了约13dB。 我们以前的展频方法是否错误？ 使用您提供的方法、所有产品都更加一致。

   此外、我读取 PLL17的寄存器值并知道 PLL17的输入时钟为25MHz、如下图所示。 红色框中的那个、FREF 是基准时钟吗？