尊敬的 TI 专家:
有关在我的设计中使用 SERDES 的以下问题。
1. 支持的 接口
2. PCIe 实施参考
3. USB3.0的实施参考
4.可以同时使用 PCIE 和 USB3.0接口吗
5. AM64是否能够更改 PCIe 驱动? 如果是、如何操作?
请告诉我您的想法。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的 TI 专家:
有关在我的设计中使用 SERDES 的以下问题。
1. 支持的 接口
2. PCIe 实施参考
3. USB3.0的实施参考
4.可以同时使用 PCIE 和 USB3.0接口吗
5. AM64是否能够更改 PCIe 驱动? 如果是、如何操作?
请告诉我您的想法。
尊敬的电路板设计人员:
1. 支持的 接口
PCIe 1个单通道 Gen 2
1个 USB 3.1 DRD
USB SuperSpeed 和 PCIe 共用一个通用串行器/解串器 PHY。 因此、使用时 USB 将被限制为非 SuperSpeed 模式
PCIe 串行器/解串器 PHY。
2. PCIe 实施参考
请参阅 TMDS64EVM、AM64x Sitara 处理器评估模块
https://www.ti.com/tool/TMDS64EVM
3. USB3.0的实施参考
适用于 AM64x Sitara 处理器的 SK-AM64B、AM64B 入门套件
https://www.ti.com/tool/SK-AM64B
4.可以同时使用 PCIE 和 USB3.0接口吗
USB3.0和 PCIe 接口是互斥的(USB3.0或 PCIe)。 USB3.0和 PCIe 接口
无法同时使用。
5. AM64是否能够更改 PCIe 驱动? 如果是、如何操作?
不支持 PCIe 摆幅调优。
6.我看到 AM64x EVM 中使用的时钟发生器称为 NRND。 有什么想法吗?
请参阅以下 E2E 主题
此致、
Sreenivasa
尊敬的电路板设计人员:
SERDES0输入不具有失效防护。
如果在 SOC 电源斜升之前提供了时钟或数据输入、则根据电源架构实施情况、VDDR_CORE 电源轨可能会受到影响、从而导致引导问题。
请参阅下面的 E2E。
此致、
Sreenivasa
尊敬的电路板设计人员:
勘误表 i2326注释
我的客户正在从外部源输入非 SSC REFCLK。
如果此勘误表不适用于他们、他们是否可以通过任何方式了解?
请参阅下面的 E2E
此致、
Sreenivasa
尊敬的电路板设计人员:
关于 USB3.0的其他输入
有关将 SERDES0用于 USB3.0接口配置为主机的信息、请参阅 SK-AM64B、 PROC100A
https://www.ti.com/tool/SK-AM64B
USB3接口配置
A53内核控制的 USB 接口是否只能是 USB 3.0主机、而不能是速率为5Gbps 的 USB 3.0器件?
不支持器件模式下的 USB3.0、仅支持器件模式下的 USB2.0。
请参阅 TRM 一节
USB 章节-表12-2531.
此致、
Sreenivasa
尊敬的电路板设计人员:
请参阅以下有关 SERDES0用例的输入。
我们希望将 SERDES 用作原始接口、而不在顶部使用协议。 我们的想法是直接运行8b/10b 并将数据包大小限制为10 -40位。 这是否可行、或者我们是否需要使用 PC 运行 PCIe 或 USB?
-
此致、
Sreenivasa
尊敬的电路板设计人员:
请参阅以下有关 SERDES0用例的输入-续
AM6442:AM64 PCIe REFCLK
AM6442:串行器/解串器输入时钟(SERDES0_REFCLK)
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1364387/am6442-serdes-input-clock-serdes0_refclk
Q1:是的、EVM 在 HCSL 模式下运行。 以时钟输入模式运行时、需要 HCSL 计时。
Q2:是的、此 SoC 可以为100MHz PCIe 总线时钟提供时钟。 请注意、这仅适用于 PG2.0。 有关更多详细信息、请参阅器件勘误表。
Q3:此表特定于串行器/解串器。这意味着当提供任何一个时钟频率时、串行器/解串器本身可以按照所述运行、但对于 AM64xx、唯一支持的频率是25MHz (内部时钟)和100MHz (外部时钟)。
TDA4VM 参考时钟引脚作为输出、TDA4VM 时钟驱动器是否需要50 Ω 终端? (预期在接收器处具有 HCSL 兼容差分输入)
是的、每个信号都应有一个50欧姆电阻器连接到源极(TDA4VM)附近的 GND。
LP-HCSL 的适用性
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1385903/am5746-applicability-of-lp-hcsl
LP-HCSL 只要满足 PCIe REFCLK 规格、就可以。 此外、与 HCSL 不同、LP-HCSL 将端接电阻集成到缓冲器中、因此无需将其放置在 PCB 上。
串行器/解串器 REFCLK 和 PCIe CLK 硬件设计
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1376467/tda4vh-q1-serdes-refclk-pcie-clk-hardware-design/
LPHCSL 输出可用于驱动 HCSL 输入。 LP-HCSL 规格旨在实现与 HCSL 兼容的信号电平、以便 RX 端不知道两者之间的差异。
建议将1:1一个 LPHCSL 输出驱动到一个 HCSL 接收器。 关闭该主题。
TDA4 SerDes REFCLK
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1062475/tda4vm-tda4-serdes-refclk
用作输入时的 SERDES0_REFCLK 端接
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1073497/dra821u-serdes0_refclk-termination-when-used-as-input
串行器/解串器参考时钟(PCIe)参考时钟输入特性
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1082419/dra821u-serdes-refclock-pcie-reference-clock-input-characteristics
HCSL 输出的上升/下降时间失败
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1191081/lmk03318-lmk03318---rising-falling-time-failed-for-hcsl-output
CDCI6214RGE 与 CDCE6214RGE:有何差异?
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1409617/cdci6214-cdci6214rge-vs-cdce6214rge-what-are-the-differences/
LP-HCSL 与 HCSL 间的关系
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1015683/cdce6214-lp-hcsl-vs-hcsl
从输出电平的角度来看、没有任何区别。 LP (低功耗)-HCSL 顾名思义、更节能。 此外、LP-HCSL 有内部50 Ω 端接、因此无需外部端接。 传统 HCSL 可能具有内部50 Ω、也可能没有。
根据 PCIe 规范、LP-HCSL 通常根据最小和最大摆幅以及单端交叉电压(代替共模电压)进行定义。 此单端交叉点电压介于250mV 和550mV 之间。
HCSL 输出至 LMK00725输入的端接
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1118844/lmk00725-termination-for-hcsl-output-to-input-of-lmk00725
禁用时的 HCSL 输出引脚状态
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1373376/lmk5b33216-hcsl-output-pin-state-when-disabled
能否将 HCSL 信号用作时钟输入?
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1353002/adc3562-can-i-use-hcsl-signal-as-clock-input/
800mV 是单端、因此是800mVp (峰值)。 该差分电压为1.6Vpp (峰峰值)、因此可以正常工作。
应用手册 SLAAE45–2021年9月、表2-1 PCIe 要求
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1399454/tmuxhs4412-question-about-ti-app-note-slaae45-september-2021-table-2-1-pcie-requirements/
此致、
Sreenivasa