This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRA821U-Q1:LPDDR4终端

Guru**** 2460850 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1480585/dra821u-q1-lpddr4-termination

器件型号:DRA821U-Q1

工具与软件:

您好!

我们使用 Micron: MT53E2G32D4DE-046 AAT:C、您可以看到 Rank1 ODT_CA 连接到 VSS、这意味着没有地址线终端?

我们使用此配置: https://dev.ti.com/sysconfig/#/config/?args=--product%20%2Fmnt%2Ftirex-content%2FTDA4x_DRA8x_AM67x-AM69x_DDR_Config_0.11.00.0000%2F.metadata%2Fproduct.json%20--device%20J7200_DRA821_SR1.0_alpha

看起来在我们的原型板上正常工作:

我注意到:  

终端- SOC ODT:RZQ/5

终端- CA ODT:RZQ/3

终端- DQ ODT:RZQ/6

问题1:  为什么我们必须将 CA ODT 设置为与 SOC ODT 不同?

我认为、我们应该将 CA ODT 和 DQ ODT 设置为与 SOC ODT = RZQ/5 => 48欧姆相同。

查看我们的原理图:

问题2:您能为每个存储器通道(A、B)提供 MR11和 MR22寄存器的值吗?

Q3:SoC LPDDR4驱动器能够支持40 Ω/60 Ω、下拉电阻为120 Ω?

Q4: Rank0、CLK/CS/CA ODT 终端是否已启用?

Q5:是否禁用 Rank1、CLK/CS/CA ODT 终端?

谢谢

最大值

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    最大值、

    我们使用 Micron: MT53E2G32D4DE-046 AAT:C、因为您可以看到 Rank1 ODT_CA 连接到 VSS、这意味着没有地址线终止?

    否、连接到 VSS 的排名1 ODT_CA 并不意味着没有地址线路端接。 请参阅相应数据表(修订版 G 部分、 2024年)、其中指出:

    " 器件的 CA ODT 旨在启用一个通道、以在多通道系统中端接整个命令总线 、因此、即使多个设备共享命令信号、也只会出现一个终端负载。"

    Q1:  为什么我们必须将 CA ODT 设置为不是 SOC ODT ?

    SoC ODT 在读取期间控制 DQ/DQS IO 的 TDA4上的 ODT (TDA4的输入)

    CA ODT 正在控制 CA/CS/CLK IO 的 LPDDR4上的 ODT。

    请注意、 我们 为客户提供 通过寄存器配置工具修改 IO 参数的选项、并且不强制您以任何特定方式设置这些参数。  

    阅读下面讨论 CA ODT 的 E2E 主题可能会让您受益: https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1466721/tda4vm-q1-tda4vm-lpddr4-sysconfig-and-impedance-matching-issues/ 

    [报价 userid="419570" url="~/support/processors-group/processors/f/processors-forum/1480585/dra821u-q1-lpddr4-termination ">Q2:您能为每个内存通道(A、B)提供 MR11和 MR22寄存器的值吗?[/QUOT]

    MR11和 MR22完全可以通过"IOControl B DRAM IO Configuration"部分下的寄存器配置工具进行配置。

    MR11将由以下设置进行设置:

    • 终端- CA ODT
    • 终端- DQ ODT

    MR22将由以下设置进行设置:

    • 终端- CA ODT 禁用
    • 终端- CK ODT 覆盖
    • 端接- CS ODT 覆盖
    • 终端- SOC ODT

    通道 A 和 B 的设置相同。

    [报价 userid="419570" url="~/support/processors-group/processors/f/processors-forum/1480585/dra821u-q1-lpddr4-termination Q3:SoC LPDDR4驱动器能够通过120欧姆下拉电阻提供40欧姆/60欧姆?

    不确定此处询问的是什么内容。 可用驱动强度设置可在"IOControl A)处理器/DDR 控制器 IO 配置"部分下的寄存器配置工具中作为下拉选项提供。  

    [报价用户 id="419570" url="~/support/processors-group/processors/f/processors-forum/1480585/dra821u-q1-lpddr4-termination "]

    Q4: Rank0、CLK/CS/CA ODT 终端是否已启用?

    Q5:是否禁用 Rank1、CLK/CS/CA ODT 终端?

    [报价]

    如上所述、

    • 可通过寄存器配置工具配置终端设置。  
    • 我建议您阅读内存数据表的"ODT 模式寄存器和 ODT 状态表"部分。

    此致、
    Kevin