处理器（参考译文帖）(Read Only) - 最近的话题

[参考译文] AM62A1-Q1：PSDK11.1 中的 AM62A sigmoid 问题

admin — Tue, 10 Feb 2026 06:23:18 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1615657/am62a1-q1-am62a-sigmoid-issue-in-psdk11-1

器件型号： AM62A1-Q1

您好：

我们在 AM62A PSDK 11.1 中遇到 Sigmoid 函数问题。

环境详细信息：

电路板 SDK： PROCESSOR-SDK-LINUX-RT AM62A (v11.01.07.05)
工具： edgeai-tidl-tools（标签：11_01_06_00、SOC=am62a）

问题说明： Sigmoid 输出值不正确。具体而言、应作为输出 0x00 显示为 0xFF的值。

我们当时提供的示例数据仍会在 PSDK 11.1 中重现相同问题。我们已重新附加示例文件以供您查看。
psdk11.1-sample.tar

上一个查询链接： https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1472919/sk-am62a-lp-sigmoid-bug-in-am62a-psdk-10-01/5964933?tisearch=e2e-sitesearch&keymatch=am62a%20sigmoid#

此致、
杨海恩

RE: [参考译文] AM62A1-Q1：PSDK11.1 中的 AM62A sigmoid 问题

admin — Sat, 25 Jul 2026 14:14:12 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Eunji：

感谢您的更新。我将关闭该主题。

此致、
Jay

[参考译文] TMS320C6678：C6678 EVM — 快速入门和内核间通信

admin — Fri, 24 Jul 2026 08:16:48 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1667300/tms320c6678-c6678-evm---quick-start-and-intercore-communication

部件号： TMS320C6678

尊敬的团队：

我已经安装了所需的 CCS v9.3、PDK 和 SDK。您能指导我从 C6678 DSP 基本项目开始并建立核心间沟通吗？

此致、

Arun D

RE: [参考译文] TMS320C6678：C6678 EVM — 快速入门和内核间通信

admin — Sat, 25 Jul 2026 13:59:24 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Arun D：

请参阅下面的常见问题解答、其中提供了有关如何通过 CCS 和基本设置运行 SDK 中提供的现有示例的指导。

1) 【常见问题解答】TMS320C6678：如何为 C6678 生成 CCS PDK 示例？

2) 【常见问题解答】TMS320C6678：如何在 C6678 EVM 上构建和运行 IPC-SRIO 示例？

此致、

Betsy Varughese.

RE: [参考译文] AM5726：AM572x Cortex-A15 r2p2 错误

admin — Fri, 24 Jul 2026 23:31:35 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好：

对于具体问题、TI 参考如下：

799271.	否、使用 AXI-3 模式而不是 AXI-4
798870	是、设置 L2ACTLR[7]-> 0x198
801819	是、ACTLR -> 0x1E000040

在旧的笔记中,我看到 801819 的 QNX 30 系统机架从每月 1 至 4 个问题变为 0（在 3 个月的运行中）。

我记得 Linux 曾经有过一个构建选项、它支持并使用 CMC 调用 ROM、以便在安全/监控模式下根据需要进行更新。

此致、

理查德·W·

[参考译文] AM5726：AM572x Cortex-A15 r2p2 错误

admin — Sun, 19 Jul 2026 15:16:37 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1665547/am5726-am572x-cortex-a15-r2p2-errats

器件型号： AM5726

您好：

We are debugging an intermittent full A15 hang on an AM572x-based custom board.

System:
- SoC: AM572x / AM5728 custom board
- Cortex-A15 dual core
- Linux on A15_0
- A15_1 used by RTOS
- DSP remains accessible after the failure
- Linux version: TI kernel 4.19.94 RT based SDK
- Failure rate: after hours/days of runtime

Failure description:
After some runtime both A15_0 and A15_1 become inaccessible.
Linux console/network stop responding.
JTAG/CCS shows the A15 cores as running, but they cannot be halted.
Typical CCS error:
"Device failed to enter debug/halt mode because pipeline is stalled"
The DSP is still accessible through JTAG.

We checked the Cortex-A15 identification/errata registers using both CCS CP15 view and a small Linux kernel module reading CP15 registers.

Observed on Linux CPU0:

MIDR   = 0x412fc0f2
REVIDR = 0x00000000
ACTLR  = 0x00000041

MIDR decode:
- Implementer: 0x41 ARM
- Part: 0xC0F Cortex-A15
- Variant: 0x2 -> r2
- Revision: 0x2 -> p2

REVIDR decode:
- REVIDR[0] 794724 = 0
- REVIDR[1] 799271 = 0
- REVIDR[2] 798870 = 0
- REVIDR[3] 801819 = 0
- REVIDR[4] 798181 = 0

ACTLR decode:
- ACTLR[6] SMP bit = 1
- ACTLR[23] force in-order same set/way = 0
- ACTLR[28:25] write-streaming control = 0x0
- ACTLR[31] snoop-delayed exclusive handling = 0

From the ARM Cortex-A15 r2 errata document, REVIDR bits indicate implementation fixes:
- REVIDR[1] -> erratum 799271: Non-cacheable/streaming writes + DSB + snoop can deadlock
- REVIDR[2] -> erratum 798870: memory read can stall indefinitely in L2 cache
- REVIDR[3] -> erratum 801819: L1 eviction can stall in L2 write buffer preventing snoop completion

Since our REVIDR is 0x00000000, these implementation fixes do not appear to be present in this silicon.

Questions:

1. The register values below were observed in CCS/JTAG under the Cortex-A15 CP15 register view, and were also reproduced from Linux using a small kernel module that reads CP15 directly.

   MIDR   = 0x412fc0f2
   REVIDR = 0x00000000
   ACTLR  = 0x00000041

   Can TI confirm whether these reads are valid and reliable for AM572x Cortex-A15 r2p2?

2. What values should we expect on AM572x for the Cortex-A15 revision/errata-related registers, especially REVIDR, ACTLR, L2ACTLR, and ACTLR2?

3. Are there additional TI-recommended ways to validate the Cortex-A15 revision, REVIDR value, and active errata workaround configuration?

4. If any required workaround bits are missing, what is the correct TI-recommended place and method to configure them: SPL/MLO, U-Boot, Linux kernel, Jailhouse, or the RTOS running on A15_1?


We would appreciate TI guidance on this.
This is also realted to : https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1657355/am5726-a15-domain-lockup-after-several-days/6409497
I have also attached the A15 errate core version 20

[参考译文] AM5748：AM5748：DSP1↔︎ IPU2 邮箱通信、JTAG 调试和 RemoteProc 支持

admin — Fri, 24 Jul 2026 12:32:41 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1667403/am5748-am5748-dsp1-ipu2-mailbox-communication-jtag-debugging-and-remoteproc-support

部件号： AM5748
主题中讨论的其他器件： SYSBIOS

e2e.ti.com/.../am5748_5F00_no_5F00_rproc.gele2e.ti.com/.../IPU2_5F00_SDK9.zipe2e.ti.com/.../Devicetreebinary.zip

尊敬的 TI 团队：

我们正在开发 TI AM5748 SoC (SDK 9.x) 、并希望使用 邮箱 9/10 以及 共享 DDR 存储器在 DSP1 (C66x) 和 IPU2_0 (Cortex-M4) 之间建立通信。

系统架构驱动

A15_0：Linux（主机处理器）
DSP1：应用程序固件
IPU2_0：应用固件（它的 IVA 处理器，但我们不用于任何视频处理，仅用于通用支持）
通信：
- 用于同步/中断的邮箱 9/10
- 用于数据交换的共享 DDR 存储器

我们的生产解决方案计划使用 Linux RemoteProc 来加载和启动 DSP1 和 IPU2 固件。但是、在开发过程中、我们想使用 CCS/JTAG 调试 DSP1[emoticon:563f7029aef046428776c6c05d8fe3c9]IPU2 通信。

问题

IPU2_0 是否可用作通用 Cortex-M4 内核？
- 它能否独立于 Linux 服务运行独立的 TI SYSBIOS 应用？
JTAG 加载
- 是否只能在 CCS 中连接到 IPU2_0 并在不连接到 A15_0 的情况下加载/运行固件？
- 如果没有、建议的初始化序列是什么？
- 在调试 IPU2 之前、A15/Linux 是否需要先引导以初始化时钟、DDR 和邮箱基础设施？
在 Linux 运行时进行调试
- 如果 CCS 连接到 A15_0、Linux 执行将暂停、我们将失去 UART 控制台访问权限。
- 是否有建议的方法通过 JTAG 仅调试 DSP1 和 IPU2、同时保持 Linux 在 A15 上运行？
- 能否通过 CCS 全面调试 DSP1[emoticon:563f7029aef046428776c6c05d8fe3c9]IPU2 邮箱通信而无需停止 Linux？
邮箱配置
- 邮箱 9/10 是否是直接 DSP1[emoticon:563f7029aef046428776c6c05d8fe3c9]IPU2 通信的推荐邮箱实例？
- 是否有任何特定于此通信路径的所需中断交叉开关或邮箱路由配置？
RemoteProc 和跟踪支持
- 我们打算使用 RemoteProc 进行生产固件加载。
- 我们注意到这 /sys/class/remoteproc/remoteproc4/trace0 不是为 IPU2 创建的。
- 需要哪些条件才能 trace0 创建？
- IPU 固件是否需要特定的资源表条目（跟踪资源）、或者是否有其他内核配置要求？

我们尝试过的、

我们从用于邮箱通信的 IPU1 和 DSP1 之间的事务开始、但在内核中、如果我们使用 IPU1、可能会导致 L3 NOC 崩溃问题。因此、我们选择了 IPU2 来实现通用。现在使用 AI 定制 GEL 文件、能够首先加载 A15_0、然后加载 IPU2_C0。我们还能够加载代码并运行它。但在加载 IPU2 映像时、远程处理可能会出现问题。

目标

我们的目标是：

在开发期间使用 CCS/JTAG 开发和调试 DSP1[emoticon:563f7029aef046428776c6c05d8fe3c9]IPU2 邮箱和共享存储器通信。
在生产环境中使用 Linux RemoteProc 部署相同的固件、而无需更改通信机制。

对于此用例的推荐开发和调试工作流程、我们将不胜感激。

谢谢你。

RE: [参考译文] AM5748：AM5748：DSP1↔︎ IPU2 邮箱通信、JTAG 调试和 RemoteProc 支持

admin — Fri, 24 Jul 2026 19:43:44 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好 Uthayakumar R H ,

第一条注释是 SDK 9.x 已超过其支持窗口、不再受支持。我总是得到免责声明的方式,以设置正确的期望。

回答：

1.是的,但您可能需要 Linux 来加载固件,除非您的系统将有其他方法来调用核心。
如需了解更多信息、请参阅 SDK 的“IPC“部分 — https://software-dl.ti.com/processor-sdk-linux/esd/AM57X/11_01_02_01/exports/docs/linux/SDK-IPC.html#IPC Foundational_Components_

2.不、序列通常是先连接到 A15 内核并从复位中释放其他内核。

我有一段时间没有尝试过、但一旦 Linux 加载内核、您或许可以连接到内核。提供了有关如何使用器件的 GEL 文件执行此操作的说明 — 请参阅

3.再说一次,我没有试过,但我想你可以。确保您已阅读完整的 https://software-dl.ti.com/processor-sdk-linux/esd/AM57X/11_01_02_01/exports/docs/linux/Foundational_Components_ ipc.html#ipc 文档

建议的工作流程：

在 A15 上正常引导 Linux 并让 RemoteProc 加载固件。

对要调试的内核禁用自动挂起：

echo on > /sys/bus/platform/devices/55020000.ipu/power/control
echo on > /sys/bus/platform/devices/40800000.dsp/power/control

在器件树中禁用看门狗计时器、以防止在 CCS 中停止时超时。
在 CCS 的 A15 目标配置中删除 GEL 文件路径（“Advanced（高级）“选项卡）、然后仅连接到 DSP1 和 IPU2 内核 — 这避免了 A15 停止。

内核必须显示状态“正在运行“（非“已暂停“）、然后才能连接 JTAG： cat /sys/class/remoteproc/remoteproc*/state

4.请阅读 TRM 获取此信息： https://www.ti.com/lit/ug/spruih8b/spruih8b.pdf#page=4260

5.是的。 tracex 仅当固件的资源表包含 type_trace 条目时、才会创建 sysfs 条目。请确保您的资源表中有适当的条目。

请阅读有关 Linux SDK 和 RTOS SDK 的文档。您还可以阅读以下应用手册：

https://www.ti.com/lit/an/sprac12/sprac12.pdf

/cfs-file/__key/communityserver-discussions-components-files/791/Debugging_5F00_Techniques_5F00_Lab_5F00_Manual_5F00_20190508_5F00_Update.pdf

-Josue

RE: [FAQ] [参考译文] 【常见问题解答】调试 AM62 系列器件 (AM62x/A/D/P/L) 上的低功耗模式

admin — Fri, 24 Jul 2026 17:22:17 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

当使用仅 MCU 模式时、MCU 外设不工作。

确保 MCU 内核上的应用代码包含 MCU I/O 的旁路。

/* MCU I/Os are isolated in lpm therefore we need to bypass the pins we need */
static Pinmux_PerCfg_t gPinMuxIsolationBypassCfg[] =
{
    /* MCU_SPI0_CS1 -> MCU_GPIO0_1 */
    {
        PIN_MCU_SPI0_CS1,
        PIN_MODE(7) |
        PIN_PULL_DISABLE |
        PIN_ISOLATION_BYPASS
    },

    /* MCU_UART0 RX */
    {
        PIN_MCU_UART0_RXD,
        PIN_MODE(0) |
        PIN_PULL_DISABLE |
        PIN_INPUT_ENABLE |
        PIN_ISOLATION_BYPASS
    },

在进入仅 MCU 模式之前、应用以下 PinMux：

/* Enable isolation bypass for the pinmux */
Pinmux_config(gPinMuxIsolationBypassCfg, PINMUX_DOMAIN_ID_MCU);

[FAQ] [参考译文] 【常见问题解答】调试 AM62 系列器件 (AM62x/A/D/P/L) 上的低功耗模式

admin — Mon, 22 Jun 2026 19:24:33 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1657458/faq-debugging-low-power-modes-on-am62-family-devices-am62x-a-d-p-l

器件型号： AM625
主题中讨论的其他器件： AM62P、 AM62L

您好：

我正在 AM62 系列器件（包括 AM62x、AM62P、AM62A、AM62D 和 AM62L）上使用低功耗模式。要调试为什么低功耗模式无法按预期工作、需要执行哪些步骤？

注意：随着出现更常见的问题并且可以使用其他调试工具、我们将附加此常见问题解答。

修订历史记录：

2026年7月17日：包含有关功耗的信息
2026年7月21日：包含有关 Linux 驱动程序的 sysfs 调试工具的信息
2026年7月24日：包含了有关调试在仅 MCU 模式下使用的 MCU 外设的信息

[参考译文] AM625：UART 在仅 MCU 模式下不传输

admin — Tue, 21 Jul 2026 14:11:57 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1666257/am625-uart-not-transmitting-during-mcu-only-mode

器件型号： AM625

尊敬的支持部门：

我正在 M4 内核上开发一个应用、要求我在仅 MCU 模式下使用 UART。我注意到在仅 MCU 期间、MCU_UART0 不在传输。我使用 FTDI 捕获我的 UART 数据。

我注意到、当 CPU 和 M4 都被唤醒时可以接收字符。当我使用以下命令将 CPU 置于仅 MCU 模式时、不再打印字符。但当 CPU 从仅 MCU 模式唤醒时、字符会恢复打印。我还使用循环计数器来检查 M4 是否继续运行、并在睡眠期间递增。

Echo 100 >/sys/devices/system/cpu/cpu0/power/pm_qos_resume_latency_us
Echo mem >/sys/power/state

设备树设置是否不正确？或者 MCU UART 外设配置是否正确？

此致、

Job Meulenbeld

在单独任务中测试代码：

static void uart_print_char(char c)
{
    UART_Transaction transaction;

    UART_Transaction_init(&transaction);
    transaction.buf   = &c;
    transaction.count = 1U;

    UART_write(gUartHandle[CONFIG_UART0], &transaction);
}

static void Test_Task(void *args){
    while (1)
    {
        GPIO_pinWriteLow(baseAddr, CONFIG_GPIO0_PIN);
        uart_print_char('X');
        vTaskDelay(pdMS_TO_TICKS(1000));

        GPIO_pinWriteHigh(baseAddr, CONFIG_GPIO0_PIN);
        uart_print_char('Y');
        vTaskDelay(pdMS_TO_TICKS(1000));

        gToggleCount++;
    }
}

RE: [参考译文] AM625：UART 在仅 MCU 模式下不传输

admin — Fri, 24 Jul 2026 17:18:22 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢您分享解决方案工作。我将关闭该主题。请尽管创建新主题以供后续问题使用。

此致、

Anshu

[参考译文] TDA4VEN-Q1：文件系统修整相关查询

admin — Fri, 24 Jul 2026 06:34:28 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1667244/tda4ven-q1-file-system-trimming-related-inquiries

器件型号： TDA4VEN-Q1

var/lib/opkg/info/slang.control~4.0G
usr/lib/piglit-2.1G
usr/lib/Vulkan-CTS-763M
usr/lib/OpenGL-es-CTS-248M
OPT/LTP-624M
所使用的 SDK 是 ti-processor-sdk-linux-adas-j722s-evm-10_01_00_04。
这些目录的大小都很大。当前的应用包括用于触摸显示屏的 DSI 输出、摄像头功能、以太网驱动器以及用于视频流录制的 V24L 编码。修整这些目录是否会影响应用程序或业务功能？在进一步减少文件系统占用空间时、是否需要遵循任何优化方向或基本原则？

RE: [参考译文] TDA4VEN-Q1：文件系统修整相关查询

admin — Fri, 24 Jul 2026 16:06:11 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

蔡俊杰:

如果您想了解这些软件包所提供的功能,您可以在 Google 上查看这些软件包的功能。

其中许多对图形有影响。

如果需要修整软件包、可以使用 Yocto 构建新映像。

文档链接： https://software-dl.ti.com/jacinto7/esd/processor-sdk-linux-j722s/11_02_01_03/exports/docs/linux/Overview_Building_the_SDK.html

此致、
Jared

[参考译文] MSP430F4616：电源电压监控器 SVS 输入引脚配置

admin — Wed, 22 Jul 2026 19:35:14 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1666784/msp430f4616-supply-voltage-supervisor-svs-input-pin-configuration

器件型号： MSP430F4616

在 MSP430F4616 上、SVSin 引脚与 P6.7 和模拟输入 7 共享。

我想使用 SVS。不使用模拟 7。是否将 P6DIR 位 7 设置为 0（输入）并将 P6SEL 位 7 设置为 1、才需要启用 SVSIN？

谢谢您、

James

RE: [参考译文] MSP430F4616：电源电压监控器 SVS 输入引脚配置

admin — Fri, 24 Jul 2026 15:13:13 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Xiaodong：

感谢您的详细答复。现在系统可以正常工作。

看来我是因为错误的原因而得到了正确的。初始化序列也很有用。我已经看到在我看过的其他几个项目中顺序颠倒了。有趣的是、SEL 位会断开外设与引脚的连接、而不是在引脚之间切换。

只是一个快速的跟进. 4616、P6.7、SVSIN 和 Analog 7 上的所有引脚共用一个引脚。我是否可以同时使用 SVSIN 和 ADC、就像它们不同时处于活动状态一样？

谢谢、

James

RE: [参考译文] AM6422：TX SOF 问题时的[PRU][IEP]时间戳

admin — Fri, 24 Jul 2026 15:10:24 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

如果是 TI EVM、则无需修改硬件。

BR
Jc.

[参考译文] AM6422：TX SOF 问题时的[PRU][IEP]时间戳

admin — Tue, 21 Jul 2026 11:59:21 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1666194/am6422-pru-iep-timestamping-on-tx-sof-issue

器件型号： AM6422

尊敬的 TI：

我们目前正在研究使用 SDK 8.06 中的传统 PRU-HSR 固件 100Mbps 在 TX 上的 PTP 时间戳问题、并且我们观察到 IEP 在时间戳帧时出现了奇怪的行为、这似乎与 IPG (100Mbps 时为 960ns) 有关。实际上、我们发现该时间戳有时错误、约为~600ns。

IEP 正确配置为针对 Tx 事件标记 SOF、如以下寄存器中所定义：

大多数情况下、时间戳处理精度良好。当以太网总线加载 PTP 帧和 SV 帧时。

当 PRU 想要发送 PTP 帧（红色）时、它会将第一个数据字节推入 L1 FIFO、进而将其推入 MAC 层。我们假设 IEP 时间戳是在此时生成的=>时刻没有问题。

但是、我们有一种情况、即数据被推入 L1 FIFO、而 IPG 时间尚未结束。发生这种情况可能是由于前一帧的直通或发送、PTP 帧也已准备好发送。

在这种情况下、当 L1FIFO 被填充并尝试推送到 MAC 时、生成的时间戳不会被使用。因此数据会保留在 L1 FIFO 中、但时间戳似乎也会生成、从而支持 PTP 算法。

您是否了解 IEP 计时器的此类行为（生成时间戳，而帧由于 IPG 块尚未发送）？

如果确认了此行为、是否有方法来管理此行为？我想这不是固件问题、而是与 PRU 架构相关的问题、1Gbps 版本可能会发生这种情况（但影响较小，因为 IPG 为 96ns）

如果您需要更多说明、

谢谢、

Guillaume

[参考译文] AM6421：GPTimer 微秒延迟不准确

admin — Wed, 22 Jul 2026 08:39:55 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1666524/am6421-gptimer-microseconds-delay-not-coming-accurate

器件型号： AM6421
主题： SysConfig 中讨论的其他器件

尊敬的团队

我已在自由运行模式下启用 DMTIMER4 达到 1ms 计时器值、因此重新加载值我输入了 0xFFFC9118、我们已经创建了 PAUSE_us 和 PAUSE_ns 函数等延迟函数、但微秒延迟不准确、持续 1us 时长为 3us、MSO 上显示的延迟时间为 3us。这种配置可以实现多少？它能更准确吗？

下面我附加了片段

SystemTimerResolution_ns = 1000000000/225000000; //(225Mhz timer freq)

void Pause_us(UWORD32 PauseTime_us)
  {
  UWORD32 StartTicks ;
  WORD32  TargetTicks ;

  StartTicks  = 
Drivers_GPTIMER4GetCount() ;
  TargetTicks = (UWORD32)((((float)PauseTime_us * 1000) / SystemTimerResolution_ns));
  while (TargetTicks >= (
Drivers_GPTIMER4GetCount() - StartTicks)) ;
  }

RE: [参考译文] AM6421：GPTimer 微秒延迟不准确

admin — Fri, 24 Jul 2026 13:48:49 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Shraddha：

感谢您共享代码片段和 SysConfig 配置。我已经审核了 Pause_us 实施、并确定了导致不准确的三个问题。

问题 1：整数除法截断计时器分辨率（主要原因）

// cURRENT—整数除法得到 4、而不是 4.444……
SystemTimerResolution_ns = 100000000 / 225000000；

由于两个操作数都是整数、因此结果将被截断为 4。这会导致 TargetTicks 的计算结果为 250、而不是 1µs 请求的正确 225、从而增加 11%的系统过延迟。

问题 2：TargetTicks 声明为签名 (WORD32)

对于较大的延迟值、TargetTicks 将换为负数。当负有符号值与 C 中的无符号值进行比较时、它会隐式提升为非常大的无符号数、从而导致 while 条件立即求值为 false、该函数完全无延迟返回。这是一个可能出现的错误、持续时间较长。为此、我已在下面建议的代码中转换为无符号格式。

问题 3：系统计时器的中断抖动

您的 SysConfig 会显示 DMTIMER4 配置为系统计时器 (CONFIG_GPTIMER4_SYSTEMTIMER、溢出回调 GPTIMER4_SystemTimerCallback)。此计时器每 1ms 生成一次 OS 节拍中断。如果在 Pause_us 执行过程中触发该 ISR，则会使测量增加几微秒的不受控制延迟 — 这很可能是对示波器上 3µs 读数的解释。

建议的修复

将浮点运算替换为仅整数数学运算、修复 TargetTicks 的类型、并在延迟期间禁用中断：

#define TIMER_CLK_HZ 225000000UL
#define TICKS_PER_US (TIMER_CLK_HZ / 1000000UL) /* = 225, exact */

void Pause_us(UWORD32 PauseTime_us)
{
uintptr_t key = HwiP_disable(); /* mask system tick ISR */
UWORD32 startTicks = Drivers_GPTIMER4GetCount();
UWORD32 targetTicks = PauseTime_us * TICKS_PER_US;
while ((Drivers_GPTIMER4GetCount() - startTicks) < targetTicks)
;
HwiP_restore(key);
}

void Pause_ns(UWORD32 PauseTime_ns)
{
/* Min resolution = 1 tick = 1/225MHz ≈ 4.44 ns */
uintptr_t key = HwiP_disable();
UWORD32 startTicks = Drivers_GPTIMER4GetCount();
UWORD32 targetTicks = (UWORD32)(((uint64_t)PauseTime_ns * TIMER_CLK_HZ)
/ 1000000000ULL);
while ((Drivers_GPTIMER4GetCount() - startTicks) < targetTicks)
;
HwiP_restore(key);
}

可实现的精度

在 225MHz 下、一个计时器节拍为 4.44ns。通过校正后的代码、1µs 恰好等于 225 个周期（无舍入误差）、因此可实现 1µs 精度。 Pause_ns 的实际下限为 1 节拍≈4.44ns—任何短于该值的请求向下舍入到零并立即返回。

作为替代方案、SDK 在中提供了 ClockP_usleep(uint32_t usec) 、它已经针对此目的进行了测试、并正确处理了计时器/节拍交互。我们建议使用它、除非您有特定的理由直接轮询计时器。

请告知我们更新后的代码是否解决了 3µs 差异问题。

期待您的答复。

谢谢、
Vaibhav

RE: [参考译文] AM62P：ospi_stage1 在更改 linker.cmd 后无法正常工作

admin — Fri, 24 Jul 2026 13:37:52 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

嗨、范博米奥

在添加任何自定义 main.c 更改之前、您能否确认库存未经修改的 MCU+SDK 12.00.00.28 工程是否可以在您的电路板上正常启动并运行？

验证这将有助于确定问题是与 移植的应用程序代码 还是与 SDK/链接器配置本身有关。如果未修改的 12.00 工程成功运行、这将强烈建议问题在于移植更改、而不是 SDK 生成的链接器文件或存储器布局

谢谢、

JOMY

[参考译文] AM62P：ospi_stage1 在更改 linker.cmd 后无法正常工作

admin — Thu, 23 Jul 2026 06:50:33 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1666909/am62p-ospi_stage1-does-not-work-correctly-after-changing-the-linker-cmd

部件号： AM62P
主题： SysConfig 中讨论的其他器件

您好、

之前、我有一个 ospi_stage1 工程用于按顺序加载 WKUP 和 MCU、根据 MCU+SDK_11.01.01.08、一切都正常工作。当我将 MCU+SDK 升级到 12.00.00.28 时、对于同一工程、我会遇到一个编译问题、即 HSM_RAM 的内存分配不可用。

然后、我尝试将“.bss“分配给 DDR、而不是 HSM_RAM。此时、不存在编译问题、但 ospi_stage1 无法正常工作。当 ospi_stage1 正常工作时、输出电流约为 0.27A；但对于不正确的电流、输出电流约为 0.22A。 WKUP 似乎没有正确引导。

我想知道在 SDK11.01 和 SDK12.00 之间、ospi_stage1 的 linker.cmd 上是否有任何重大的结构更改？ ospi_stage1 的 SRAM 分配是否必须是不可更改的？

我在下面附上链接器。

/* This is the stack that is used by code running within main()
 * In case of NORTOS,
 * - This means all the code outside of ISR uses this stack
 * In case of FreeRTOS
 * - This means all the code until vTaskStartScheduler() is called in main()
 *   uses this stack.
 * - After vTaskStartScheduler() each task created in FreeRTOS has its own stack
 */
--stack_size=0x2000
/* This is the heap size for malloc() API in NORTOS and FreeRTOS
 * This is also the heap used by pvPortMalloc in FreeRTOS
 */
--heap_size=0x8000

/* ATCM base address */
gAtcmBaseAddr = 0x78000000;

-e_vectors_sbl  /* for SBL make sure to set entry point to _vectors_sbl */

/* This is the size of stack when R5 is in IRQ mode
 * In NORTOS,
 * - Here interrupt nesting is disabled as of now
 * - This is the stack used by ISRs registered as type IRQ
 * In FreeRTOS,
 * - Here interrupt nesting is enabled
 * - This is stack that is used initally when a IRQ is received
 * - But then the mode is switched to SVC mode and SVC stack is used for all user ISR callbacks
 * - Hence in FreeRTOS, IRQ stack size is less and SVC stack size is more
 */
__IRQ_STACK_SIZE = 0x1000;
/* This is the size of stack when R5 is in IRQ mode
 * - In both NORTOS and FreeRTOS nesting is disabled for FIQ
 */
__FIQ_STACK_SIZE = 0x0100;
__SVC_STACK_SIZE = 0x0100; /* This is the size of stack when R5 is in SVC mode */
__ABORT_STACK_SIZE = 0x0100;  /* This is the size of stack when R5 is in ABORT mode */
__UNDEFINED_STACK_SIZE = 0x0100;  /* This is the size of stack when R5 is in UNDEF mode */
__DM_STUB_STACK_SIZE = 0x0400; /* DM stub stack size */

SECTIONS
{
    .vectors:{} palign(8) > HSM_RAM_VECS
    GROUP {
        .text:   {} palign(8)
        .const:  {} palign(8)
        .text.hwi: palign(8)
        .text.cache: palign(8)
        .text.mpu: palign(8)
        .text.boot: palign(8)
        .data:   {} palign(8)
        .rodata: {} palign(8)
        .boardcfg_data   : {} palign(8)
    } > HSM_RAM
    .bss:    {} palign(8) > DDR
    RUN_START(__BSS_START)
    RUN_END(__BSS_END)
    .sysmem: {} palign(8) > HSM_RAM
    .stack:  {} palign(8) > HSM_RAM
    GROUP {
        .irqstack: {. = . + __IRQ_STACK_SIZE;} align(8)
        RUN_START(__IRQ_STACK_START)
        RUN_END(__IRQ_STACK_END)
        .fiqstack: {. = . + __FIQ_STACK_SIZE;} align(8)
        RUN_START(__FIQ_STACK_START)
        RUN_END(__FIQ_STACK_END)
    } > HSM_RAM
    GROUP {
        .svcstack: {. = . + __SVC_STACK_SIZE;} align(8)
        RUN_START(__SVC_STACK_START)
        RUN_END(__SVC_STACK_END)
        .abortstack: {. = . + __ABORT_STACK_SIZE;} align(8)
        RUN_START(__ABORT_STACK_START)
        RUN_END(__ABORT_STACK_END)
        .undefinedstack: {. = . + __UNDEFINED_STACK_SIZE;} align(8)
        RUN_START(__UNDEFINED_STACK_START)
        RUN_END(__UNDEFINED_STACK_END)
    } > HSM_RAM

    .bss.app(NOLOAD) : {} > APPIMAGE
}


MEMORY
{
    HSM_RAM_VECS: ORIGIN = 0x43C00000 , LENGTH = 0x100
    SBL_BOOT_MAGIC_NUM: ORIGIN = 0x43C00100 , LENGTH = 0x100
    HSM_RAM  : ORIGIN = 0x43C00200 , LENGTH = 0x3c800 - 0x200
    ATCM :  ORIGIN = 0x78000000 , LENGTH = 0x8000

    /* This section is used by the SBL to temporarily load the appimage for authentication */
    APPIMAGE  : ORIGIN = 0x84000000 , LENGTH = 0x800000

    DDR     : ORIGIN = 0x85000000 , LENGTH = 0x400000
}

此致、

Bomiao

[参考译文] TDA4VP-Q1：TDA4 上的 AVS 使用情况

admin — Tue, 14 Jul 2026 12:09:52 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1664107/tda4vp-q1-avs-usage-on-tda4

器件型号： TDA4VP-Q1

TDA4VP88T5AALYRQ1 上的 AVS 是必须还是必需的

RE: [参考译文] TDA4VP-Q1：TDA4 上的 AVS 使用情况

admin — Fri, 24 Jul 2026 13:04:27 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Kyle、

此功能是否可以称为安全关键型功能？

安全指南中是否有任何参考资料？

谢谢您、

Yossi

[参考译文] SK-AM62-LP：AM62x LP SK (HS-LVDS)-单链路 FS 上的 OLDI 复位超时+有符号覆盖修改问题

admin — Thu, 23 Jul 2026 07:59:08 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1666936/sk-am62-lp-am62x-lp-sk-hs-fs-oldi-reset-timeout-on-single-link-lvds-signed-overlay-modification-question

器件型号： SK-AM62-LP
主题中讨论的其他器件： SK-LCD1

板：AM62x LP SK (SK-AM62-LP)
设备安全类型: HS-DS（ FS 通过匹配确认） tiboot3.bin tiboot3-am62x-hs-fs-evm.bin
内核： 6.12.35-ti-00915-ge3e551586dfa
面板：AUO G084XAN01.0（单链路 LVDS、6 位/通道、每个数据表的 JEIDA 位映射、XGA 1024x768、典型像素时钟 63MHz）

问题 1—OLDI 复位超时：
使用我们当前工作的覆盖图（，clock-frequency≈63MHz）data-mapping = "vesa-24"、面板 /sys/class/drm/card0-LVDS-1/status 将启动并显示 connected、但 dmesg 显示：
tidss 30200000.dss：tidss_configure_oldi：OLDI 复位完成等待超时

屏幕会正确显示 U-Boot/simplefb 启动界面、但一旦内核的 Real tidssdrmfb （通过 Weston/KMS）接管、该屏幕就会变为空白。

根据 AUO G084XAN01.0 数据表、该面板的实际位映射是 JEIDA-18、而不是 VESA-24（24 位）。我们使用构建了覆盖层 data-mapping = "jeida-18" 并进行了纠正 clock-frequency、但需要确认： VESA-24/OLDI 超时是由与 63MHz 串行器的数据映射不匹配引起的、还是由我们应该检查的其他内容（时钟配置，电源时序）引起的？

问题 2—HS-EMA 上的重叠签名 FS：
当我们切换到修改后的 .dtbo 版本（甚至是工作覆层的最小单属性编辑,用制作）时 fdtput,电路板根本无法检测到 LVDS（从消失card0-LVDS-1 /sys/class/drm,仅 HDMI 保留）或引导挂起 20 分钟以上。我们怀疑这是因为该器件是 HS-TS, FS 并在引导工件 .dtbo（包括器件树叠加）上执行签名验证,静默拒绝我们的未签名/修改。

问题：

U-Boot FS AM62x 器件上的叠加式加载是否需要已签名的 .dtbo 文件？如果是、为该板签署自定义覆盖层的正确工具/流程是什么？
是否有记录在案的 AM62x LP SK 上 AUO G084XAN01.0 的参考器件树重叠、以及正确的 JEIDA-18 映射和 TI 验证的时序值？
考虑到面板的实际 XGA 时序规格（像素时钟 57.3–66MHz 典型 63MHz、 T_VBP+T_VFP 最小 40 行）、您能否确认我们的当前基准时钟 (vpost-gence=29、vfront-gence=3、total=32、低于面板规格最小值 40) 本身是否会导致 OLDI 同步故障？

附加：探头的完整 dmesg、当前工作重叠 .dts （解压缩）和面板数据表参考。

G084XAN01.0 (3).pdf dtsfile.txt