This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TRF3722EVM:LO 馈通的 I/Q 输入问题

Guru**** 605955 points
Other Parts Discussed in Thread: TRF3722, TRF372017, DAC3484EVM, TRF3705
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1135663/trf3722evm-i-q-input-to-lo-feedthrough-issue

器件型号:TRF3722EVM
主题中讨论的其他器件:TRF3722TRF372017DAC3484EVMTRF3705

您好!

我正在尝试使用 TRF3722设计系统。  我的设计中有一个 PCB、并且还使用 EVM 模块评估了 TRF3722和 TRF372017。  我有一个50kHz I/Q 单频输入、并且使用2.0-3.0GHz PLL 频率(尽管我的许多测试是在2.686GHz 下完成的、但没有特殊原因)。  我在 LO 输出上看到-13dBc 的 IQ 信号。  从理论上讲、LO 输出应该只是 PLL 频率上的单个杂散。  我觉得我一定要做一些傻事、因为我希望对 LO 信号的 I/Q 馈通小于-40至-50dBc。  在本测试中、我一直使用 AFE、其中变压器从单端变为平衡、并能够将偏置点调节到所需的值。  (请原谅我的糟糕的 SpectAn、因为屏幕很暗)。  我已经使用我的设计和评估板对此进行了测试。

我在 TRF372017评估板上看到了同样的行为。

由于看到基带馈通到 LO、我的射频输出是可以达到的峰值。  其中一个预期(在50kHz I/Q 信号下、90度相位)、在 PLL 频率加(或减、具体取决于相位)基带信号50kHz 频率下、产生的输出将是单个杂散。

对我所遗漏的内容有什么想法吗? 谢谢!

在我的板上、所有电源都被旁路掉、以检查和检查、铁氧体隔离、并且与数据表中的应用电路相似。  应用程序使用 IF 频率分析 DSP 中的返回信号以获得准确的相位、并使杂散真正混乱。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Martin:

    您能不能建议什么是 AFG? 请详细说明您的确切连接。 设置的图片和方框图很有帮助、因为很难遵循您的确切连接。

    我同意不应发生这种13dBc 的隔离。 您是否会尝试将 IF 转换为更高的频率并查看隔离的影响? 另请查看您是否可以降低 IF 频率振幅、以查看隔离下降是否以 dB/dB 的方式。  

    -Kang

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    马丁:

    我认为您有两个问题、都与 BB 输入相关。  如果所有设置正确、您应该在输出上看到抑制的 LO 载波、所需的上边带和抑制的下边带。  您还将看到一些谐波和 LO +/- n*BB,其中较低边带侧的三次谐波将是最差的。

    查看 TRF3722 EVM 的图片2、可以看到载波没有抑制、也没有得到下边带的抑制。  载波馈通抑制取决于所有4个端口之间的直流平衡。  微伏会在这里产生影响。  我怀疑您的直流失调电压平衡在您的设置中很差。  您可以在所有四条 BB 线路上使用电压表直接测量该值。  对于 TRF3722、BB 共模电压应为0.25V。  您描述的设置 使用函数发生器和变压器。  变压器不会通过直流、因此您无法使用函数发生器生成共模电压。  如果变压器具有中心抽头选项、则可以在该点为调制器注入0.25V 电压。

    边带抑制由 I/Q 端口之间的相位和振幅平衡决定。  当您看到两个幅值相等的边带时、它表示其中一个 I/Q 信号未正确配置或不存在。 您需要设置函数发生器以将正交 BB 信号注入 I/Q  如果相位相同、则不会看到抑制。  您还可以使用示波器进行探测、以确保调制器引脚上的 BB 信号在适当的相位上具有相同的振幅。  我怀疑源极相位设置不正确、或者通过变压器的路径之一没有处于正确的电平。

    我认为-13dBc 大致相当于一个 BB 信道缺失。  如果是这种情况、则会解释边带问题和载波馈通问题。  同样、应通过探针探测调制器引脚上的 BB 信号来揭示这种情况   

    一般来说、我不主张函数发生器到变压器的方法、因为 BB 结构内存在许多会影响调制器性能的不平衡。  理想情况下、能够像 Agilent ESG 那样处理正交 BB 信号的特定发生器是一种更好的方法。  如果该类型的仪器不可用、您可以购买 TI DAC EVM、如 DAC3484EVM、其中包括 TRF3722和 TRF3705调制器器件。  DAC 是一款出色的 BB 生成源、EVM 针对适当的共模电压进行了设置。

    -RJH

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、RJ、

    我仍在处理一个方框图、但问题不在于射频输出、而是 LO 输出... 理论上、任何基带都不应进入 LO。。。 根本没有这方面的正向机制。  您参考的第二张图片不是射频输出、而是 LO 输出。  射频输出可满足其要求、并具有抑制边带(即使不是完美的)。  问题是我无法开始调整基带平衡/等、因为存在噪声 LO、因此当您获取完美的90度相位 I/Q 信号时、理论上应该得到单个杂散输出。  但是、即使是这样、我也会看到基带杂散混合到 LO 中、然后再与90度 I/Q 重新混合   这就是我要处理的问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Kang,

    任意函数发生器、特别是在两个通道上设置为50kHz 的 AFEG1022。  每个通道连接到变压器、中心抽头暴露在偏置电压下、以便轻松设置和调节两者的共模电压。  它们可以锁定到相同的电源、也可以根据我对它们的夹持方式进行独立调节。  变压器的输出连接到 SMA 连接器、以便我可以驱动评估板。  唯一的其他连接是连接到频谱分析仪的 LO_N SMA 连接器和用于控制评估板并为其供电的 USB (或372017板为+5V/3.3V)。

    改变我的 IF 的频率在电路板上不是真的可行、但在 AFE 上、我可以将其设置为我想要的任何值、我只需要设置适当的幅度、因为变压器的限制可能会开始以25kHz 的频率回扫、 因此、为了测试更高的频率、我可能需要抓取并连接一些不同的磁性元件(输入需要6V 才能在该频率下获得500mV 的输出电压)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    啊、好的、这是 TRF3722的 LO 输出。  我同意、此输出上不应有 BB 音调。  我尚未使用如此低的 BB 频率测试此输出。  通常 BB 处于几 MHz 左右。  您可以尝试根据 Kang 的建议增加 BB 频率、以查看耦合是否有任何影响。  很难辨别、但射频输出上的谐波似乎太高、这可能意味着端口被过驱动。  您可以尝试关闭信号电平、然后查看输出上的耦合音调是否下降 dB 至 dB。  有一些通过编程实现的偏置控制选项会影响 LO 合成器、但我认为这些选项不会影响 BB 耦合。  我们需要在最后尝试一下  -RJH

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我进行了一个简单的测试。  设置如下- 我只使用一个基带输入、而不是使用变压器来平衡基带输入(输出幅度取决于频率)、因为在这种特定情况下、是否驱动两个基带输入无关紧要。  未使用的基带输入端接50欧姆、评估板上其他未使用的输入端接50欧姆。  在验证终端要求时、我确实注意到、终止射频输出会在 LO 杂散幅度中产生10dB 的下降、但 LO 输出仍然处于相当高的水平。  对于下面的测试、射频输出被打开但未终止、因此我可以在射频终止的情况下重复实验。  (这是一个手动过程、遗憾的是不是自动的)。  但是、这可能相关、也可能不相关、这里是另一个数据点。  这会使芯片无用、但如果输出射频调制器完全关闭、LO 杂散会完全消失。  (从射频输出到 LO 电路内部的馈送看起来确实是这样)。  使用端接时、35kHz 下仍有一个确定的峰值、但略低。

    函数发生器设置为200mV 峰峰值(经常使用时可能明显欠驱动)、锁定频率和180度偏移。  每个通道驱动相应的 BBB_I_N 或 BB_I_P 输入。  BBB_Q_P/N 输入端接50欧姆。  步长为5kHz 至100KHz、20kHz 步长至200kHz、100kHz 步长至1MHz。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当我终止射频输出时、更新后的图表中的橙色线就是我得到的结果。  它比上一个低~10dB、但仍然足以成为我想的问题。  我只想将其重复到200kHz。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好

    您能否再次检查是否已将基带输入正确设置为0.25V 至0.5V 共模?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、基带共模为0.25V、幅值为200mV (因此整个信号摆幅范围为0.15V 至0.35V)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Martin:

    我明白了。 我不确定下一步是什么。 必须进行头脑风暴

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Martin:

    为了验证它是否是由从电源耦合到 LO 输出的调制引起的、我们可以执行以下操作:

    增加去耦电容的数量。 通过这种低频耦合、可以将电容增加到100uF 以启动

    2.请查看您是否可以使用阻抗更高的射频扼流圈替换50欧姆电阻、以滤除 LO 输出端口的电源调制器。

    请尝试一下并告知结果。

    -Kang

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我会给它一个机会。  不过、我并不是很希望、因为我记得尝试在我版本的电路板(而不是评估板)上的多个电源上添加100uF 电容器和额外旁路、但没有效果。  过去几天我一直很忙,所以请原谅我的拖延,今天或明天应该这样做。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    马丁:

    我在工作台上以与您设置类似的配置测试了 TRF3722 EVM。  我选择了40MHz 的基准频率、并使用50kHz 的标称 BB 信号在整数和分数模式下进行了测试。  此链接包含报告 :https://txn.box.com/s/gn3h16xyai8gxpmu56vzns1t50ryorh1。  请注意、该链接已激活1周。

    我确实看到 BB 信号泄漏到 LO 输出中、但不像您看到的那样高。  我在下降约36dBc 时看到50kHz BB 信号。  这 种隔离性能随 BB 驱动电平的变化而改变 dB。  我发现、在分数模式下运行时、隔离级别最差、PFD 频率设置得太低。  当 PFD 设置为2.56MHz 时、隔离降级至约22dBc。  请注意、对于小数模式、这实际上并不是一种有效的运行模式;我只是想看看如何使隔离性能变差。  在分数模式下、PFD 通常应在20-35MHz 范围内。

    我找不到任何其他会显著影响隔离性能的编程/偏置旋钮。  禁用调制器确实会消除杂散、但这不是可行的运行模式。  结合增益控制位确实使性能变差了一点。  隔离会随 BB 频率的变化而变化。  环路滤波器带宽内的频率更差。  随着 BB 频率的增加超过环路滤波器截止频率、性能会变得更好。  我们通常在5MHz 偏移下测试、其中杂散提高到60dBc。

    简而言之、存在一些 BB 至 LO 输出泄漏。  如果不对 BB 进行过驱动、并且使用适当的合成器设置、则应将具有低 BB 频率输入的泄漏电流限制在35dBc 或更高。

    -RJH

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 RJ & Kang -

    因此、使用评估板进行比较时的 PFD 频率确实不正确、但我返回了在 PCB 上运行 TRF3722的代码、该代码是合理的。  评估板使用的默认频率为2.56MHz、使用该频率时、LO 上的杂散将为-10dBc。  当我将 PFD 频率增加到30.72 (使用评估板上的61.44基准)时、杂散变为-30dBc。  我查看了我的设置和代码、它使用100Mhz 参考时钟进行设置、并且 FPFD 根据请求的分辨率步长进行设置。  在我的情况下、我一直请求1Hz 步长、因此 RDIV = FREF / Stepsize /(2^25)+1、在这种情况下大约为3 (可能是4、具体取决于整数在代码中的舍入位置、在这里并不重要)。  因此、我的 FPFD 为25MHz 或33MHz。  作为评估板的参考、我仅驱动基带的一半、另一端悬空、射频输出为开路(我无法保证应用中的匹配负载)、一个 LO 输出为开路端接。

    Kang、我在评估板上的 C42上尝试了100 μ F 电容、但没有任何性能提升。  

    如果 LO 泄漏对我们的应用来说甚至很重要、我仍在尝试使用 PCB 进行证明/证明、但事实证明它比我想象的要困难得多。  我将验证 FPFD (通过验证 RDIV)、但我很确定它是3还是4。