This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 我需要一份 AFE7900 + ZCU102 FPGA 参考设计项目的副本。

Guru**** 649970 points
Other Parts Discussed in Thread: AFE7900EVM, AFE7900
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1195165/i-need-a-copy-of-afe7900-zcu102-fpga-reference-design-project

主题中讨论的其他器件:AFE7900EVMAFE7900

目前、我刚刚购买了 AFE7900EVM 和 ZCU102EVB。
我希望 TI 支持团队能够在 AFE7900 + ZC102平台上发送完整的 FPGA Vivado 参考设计项目。

由于这是我第一次使用 JESD 的接口 ADC/DAC 芯片、因此我不喜欢 FPGA 的 jesd204B/204C 的设计和开发。
因此、为了让我更专注于 AFE7900驱动器开发和射频调制和解调参数性能测试、

我需要一份 AFE7900 + ZCU102 FPGA 参考设计项目的副本。

非常感谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Sam:

    请通过以下链接申请 TI JESD IP: https://www.ti.com/tool/TI-JESD204-IP

    一旦您访问该文件、我们就可以分享有关如何创建 Vivado 项目的详细信息。  

    此致、

    Vijay

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Vijay,

    我可以访问 JESD204 IP 参考设计数据、没有详细的用户指南告诉我如何逐步构建 Vivado 项目。

    您是否有任何有关将 TI 204 IP 导入 Vivado 的特定项目或文档?

    本文档也未指定将 Xilinx IP 和 RTL 导入到 Vivado 项目中。

    此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Sam:

    请按照下面 PPT 中的说明创建 Vivado 项目。  

    e2e.ti.com/.../BuildingReferenceDesign.pptx
    此致、

    David Chaparro