主题中讨论的其他器件：CDCLVC1102,
您好、TI 工程师：
最近阅读"三相高 PWM 频率 GaN 逆变器设计 TIDA-00915 参考"参考设计。 内部有一些有关高速电路的详细信息。 不明白、请指出。
电路图如下所示。 Tms320f28377d的"PWM 输出"用作时钟信号(20.0MHz)、通过缓冲器(CDCLVC1102PW)为4个 Σ-Δ ADC 转换器(图片中仅显示2个)提供时钟信号。 设计人员考虑阻抗匹配、并联两个100欧姆和串联22欧姆电阻器以实现阻抗匹配。 但是、为什么在 CLK 线路和数据线路之间串联一个0.1uF 电容器？
我有四个问题：
将0.1uF 电容器连接到 CLK 线路和数据线路是否需要匹配阻抗？ 如何计算电容？ 您能否推荐文档？并非所有信号线都连接到0.1uF 电容器、您可以看到，CLK 的直流总线电压测量未进行连接 它是否缺失或其他问题？
设计人员以0欧姆电阻串联、这是调试所必需的。 (28377 Σ-Δ ADC 模式2不能使用时钟信号)、或者有其他原因吗？ 串联了多少个0欧姆电阻、这样它们就不用担心阻抗匹配？
3.您何时需要考虑阻抗匹配？ 一些文档说、对于20MHz 信号、需要考虑的 PCB 布线长度超过50mm。 另一个文档指出、信号的上升沿和下降沿小于需要考虑的信号延迟的6倍。 您对何时考虑有什么建议吗？ 由于 TI 参考电路"使用 SAR 和 Σ-Δ ADC 作为保护继电器中集成诊断功能的参考设计、 因此 TIDA-00810不会考虑同一电路中的阻抗匹配。
如何评估 CDCLVC1102PW 的驱动能力、CDCLVC1102PW 的 CLK 引脚可驱动4个 AMC1306层、并在 tms320f28377d 芯片上为至少四个 Σ-Δ ADC 转换器提供时钟信号。 可驱动多少个 Σ-Δ ADC 转换器芯片和 Σ-Δ 滤波器模块 CDCLVC1102PW？
我很期待您的回复
在此站点上、您可以下载设计文件
