处理器论坛 - 最近的话题

AM62A1-Q1: AM62A1: LPSC26 (DPHY_RX0) 使能在 100% 的板子上失败 — MDSTAT 卡死在 SwRstDisable, 对 FORCE / LRST / TISCI 均无响应

li xiaobo — Sun, 23 Aug 2026 10:10:05 GMT

Part Number: AM62A1-Q1
Other Parts Discussed in Thread: AM62A7

在我们的 AM62A1 板上无法使能 LPSC26 (DPHY_RX0 / TISCI DEV_DPHY_RX0)。PSC 从不为该模块执行任何状态转换: MDSTAT26 永远卡在 0x0A00(STATE=SwRstDisable), 而同一电源域 (PD0)、同一寄存器编程序列下的LPSC25 (CSI_RX_IF0) 和 LPSC34 (MAIN_IP) 都能一次使能成功。已完成的调试：

1. **TISCI 消息路径**: Sciclient_pmSetModuleState(TISCI_DEV_DPHY_RX0, TISCI_MSG_VALUE_DEVICE_SW_STATE_ON) 走 device_enable() 完整流程 (时钟 → 依赖 → 电源域 → MDCTL → GO) — 约 10us 内返回 -1。

2. **直写 PSC 寄存器** (TISCI 失败后):

- MDCTL26.NEXT=3 (ENABLE) + PTCMD GO → NEXT 被硬件消费后回退为 0,MDSTAT 不变, PTSTAT 从未置位, 10 万次紧轮询**零过渡态** (从未观察到0x21-0x2B 中间态);

- MDCTL26.NEXT=1 (SYNC_RESET) → 同样静默失败;

- MDCTL26.NEXT=2 (DISABLE) → 同样。

3. **FORCE 强制转换** (MDCTL26 bit31, 按 E2E 帖 1408158 的建议):

FORCE|SYNC_RESET+GO、FORCE|DISABLE+GO — FORCE 位回读时已被硬件清除,MDSTAT 仍是 0x0A00。

4. **LRST 直控位** (MDCTL26 bit8, 不经 FSM/GO 握手): assert→release 翻转后 MDSTAT26.LRSTZ (bit8) **毫无变化** (保持 0)。健康模块 (LPSC25) 的ctl/stat 始终镜像一致 (0x103/0x1F03)。这表明 PSC 到模块 26 的 slice寄存器通路本身已死 — 仅 CBASS 总线接口活着 (MDCTL26 可写可读回)。

5. **防火墙**: MERRPR0/MERRPR1 = 0, GBLSTAT = 0 (清除后); MDCTL26 写入落地 (回读正确), 排除防火墙拦截。

6. **时钟**: DPHY_RX0 主时钟父节点是 CHIP_DIV1_CLK_CLK (与工作正常的UART0 VBUSP 同源)。无软件可编程的 PHY PLL。

7. **电源**: VDDA_1P8_CSIRX0 实测 1.792V, VDDA_CORE_CSIRX0 实测 0.848V — 均在标称范围。

8. **引脚复用**: MIPI RX 差分线为专用引脚 (无 PADCONFIG 表项)。

9. **外部 TX 状态无关性**: 在外部 MIPI TX 启动前/启动后/不同 CSI 速率 (1700/1200/600 Mbps) 下尝试使能 — 全部相同失败,排除线态/TX 活动因素。

10. **模块 25 对照**: LPSC25 (CSI_RX_IF0) 用完全相同的序列任何时刻都能使能并工作 — 问题唯一指向模块 26。

### 与 E2E 帖 1408158 的关键对比

帖 1408158 (AM62A7, 2023) 报告了同类失败 (使能失败、SYNC_RESET 失败、强制转换失败)。TI 当时的内部输入是: "PSC 逻辑在转换前需要 IP 应答。如果到 SYNC_RESET 的转换失败, 说明 IP 不空闲或处于坏状态。"我们的案例比该帖更严重: 那位客户能 DISABLE 但不能 ENABLE。我们**无法通过任何机制向任何方向移动模块 26** — 包括完全不经 FSM/应答路径的 LRST 直控位。

###提问

1. AM62Ax 是否存在已知硅片勘误 — DPHY_RX0 (LPSC26) 的 PSC slice 对任何状态转换请求/本地复位控制无响应? 若有, 规避方案是什么?

2. DPHY_RX0 状态转换是否存在文档未覆盖的 "IP 应答" 前置条件 (例如 DPHY专属的 CTRL_MMR 隔离或本地复位释放, 必须在 PSC 转换前完成)?

3. 是否有额外的调试寄存器 (MDSTAT/PTSTAT/MERR 之外) 能暴露 PSC FSM拒绝模块 26 转换的原因?

4. 若为已知问题, 是否有计划在后续 SDK/器件修订中修复? (注: AM62Ax MCU+ SDK 自 2025 年 8 月的 11.01.00.16 后未再更新。)

### 环境信息

- R5FSS0-0 裸机 FreeRTOS 应用, Sciclient_direct_init() (经sciserver/dm_stub 自托管 DM), 自研 SBL 从 QSPI NOR 引导

- PSC 基址 0x04000000: MDSTAT26 @ 0x0800+0x68 读数 0x0A00;MDCTL26 @ 0x0A00+0x68; PD0 (ALWAYS_ON) PDSTAT = 0x00000301

- MDCFG26 解码: NUMCLKEN=7, PERMDIS=0, NEXTLOCK=0

- 相邻模块 25 (CSI_RX_0): MDCTL=0x103 / MDSTAT=0x1F03 (ENABLE, 健康) —证明编程序列、权限和电源域状态全部正常

换板复测问题相同，结果如下

1. **MDCFG26=0x11FF 逐位解码** (TRM Table 14-11568):

- PERMDIS(bit10)=0 → 未被永久禁用 (推翻早前 PERMDIS=1 误读)

- NEXTLOCK(bit13)=0 → MDCTL.NEXT 可写 (无写锁)

- ASYNC(bit12)=1, PWRDOM=0 (PD0=GP_CORE_CTL, 与 devices.c 一致)

- NUMCLK/NUMCLKEN/NUMSCRDISBALE=7/7/7 (DPHY 复杂时钟岛)

2. **完整 TISCI 设备使能流程失败**: `Sciclient_pmSetModuleState(DPHY_RX0,ON)` 走本地自托管 DM 全流程 (时钟配置 + LPSC 依赖 + 电源域 + PSC 转换),ret=-1, 822us 超时, MDSTAT26 全程 0x0a00。

3. **直写寄存器序列同败**: MDCTL26 写 NEXT=3/1/2 (Enable/SyncRst/Disable)+ PTCMD GO(PD0)。写入确认落地 (R98 探针 rb=0x103), 但:

- MDSTAT26 恒为 0x0a00, 过渡态 (0x21-0x2B) 一个都没出现;

- PTSTAT bit0 在紧轮询窗口内从未观测到置位;

- **NEXT 被硬件清回 0** (C: 循环后清回; D/E: 循环内清回 0x100)。

4. **MDSTAT26=0x0a00 精确解码** (TRM Table 14-11571): STATE=0(SwRstDisable), MRSTZ(bit10)=0 + LRSTZ(bit8)=0 → 模块/本地双复位**稳定置位**, MRSTDONE/LRSTDONE=1 → FSM 干净停在复位静止态, 不是卡在转换中间态。

5. **对照实验 `[R177-G]` (同域同配置相邻模块)**:

- m25 (CSI_RX_0, 同 PD0, 同 MDCFG=0x11FF): ctl=0x103 (NEXT=3 **保持**),stat=0x1f03 (ENABLE, 全部复位释放) — 同一套序列刚成功;

- m34 (MAIN_IP, DPHY_0 的 LPSC 硬依赖): ctl=0x103, stat=0x1f03 — ROM 使能后 NEXT=3 一直保持;

- m26 (DPHY_0): ctl=0x100 (NEXT=0 被回退), stat=0x0a00。

- 旁证: 成功使能的模块 GO 后 NEXT 从不清零 → LPSC26 的"NEXT 消费后回退 + 状态不动"是硬件拒绝执行转换的特有行为。

6. **辅助状态全部干净**: MERRPR0/1=0, GBLSTAT=0, PDCTL0=0x301(ON+EPCGOOD), PDSTAT0=ON — 无任何 FSM 错误标志。

**SDK 侧交叉验证** (本轮新增, rm_pm_hal devices.c/psc.c):

- 模块号确认: LPSC25=CSI_RX_0 (TISCI_DEV_CSI_RX_IF0), LPSC26=DPHY_0(TISCI_DEV_DPHY_RX0), LPSC34=MAIN_IP — 与寄存器读数完全吻合;

- 依赖链: DPHY_0 depends=MAIN_IP(34) (已 ENABLE, 依赖满足);CSI_RX_0 depends=DPHY_0 — 而 m25 在 m26 未使能时照样 ENABLE →LPSC depends 是 PM_HAL 软件引用计数, 非硬件 FSM 门控;

- PM_HAL 使能序列 (依赖→PD ON→写 MDCTL→PTCMD GO→等 PTSTAT/MDSTAT)与 R177 手动序列等价, 且用同一序列 m25 成功;

- DPHY 时钟表 7 项中除 MAIN_CLK (常开 CHIP_DIV1) 外均为板级/输出时钟(CSI0_RXCLKP/N 输入脚、TCK、PPI_RX_BYTE_CLK 输出), 无需 PLL 配置,排除时钟父源缺失导致 FSM 拒绝的可能。

F28377D-SEP: F28377D复位不完全，有哪些可能性

bo te — Fri, 21 Aug 2026 08:12:55 GMT

Part Number: F28377D-SEP

F28377D发生了看门狗复位，但是GPIO口未发生变化，PC指针指向非法地址

MSPM0-SDK: sysconfig

l s — Thu, 20 Aug 2026 10:16:21 GMT

Part Number: MSPM0-SDK

While debugging my code recently, I noticed that I couldn't set breakpoints anywhere—even after setting the compilation optimization level to 0, I still couldn't set breakpoints. I also couldn't set breakpoints when I downloaded the sample project again to debug it.Can anyone help me?

MSPM0G3519: 我可以从哪里得到 MSP-LITO-G3519-EVM 的数据手册？

yiwei chen — Wed, 19 Aug 2026 06:55:01 GMT

Part Number: MSPM0G3519

MSP-LITO-G3519-EVM 的数据手册在TI官网没有，ti官网我只能找到MSP-LITO-G3507-EVM的数据手册。
我需要MSP-LITO-G3519-EVM的数据手册！！

MSPM0G3519: 我可以从哪里得到 MSP-LITO-G3519-EVM 的数据手册？

yiwei chen — Wed, 19 Aug 2026 06:49:55 GMT

Part Number: MSPM0G3519

MSP-LITO-G3519-EVM 的数据手册在TI官网没有，ti官网我只能找到MSP-LITO-G3507-EVM的数据手册。
我需要MSP-LITO-G3519-EVM的数据手册

TMS320F28335: 程序运行过程中，在没有对变量赋值的情况下，中断函数读取变量值异常

BC L — Wed, 19 Aug 2026 01:18:14 GMT

Part Number: TMS320F28335

程序跑的是裸机，定义了一个结构体SS，该结构体为16位，其中分配2位做一个标志位。在主程序中会给这个标志位赋值，例如SS.bit.AA=1，SS.bit.AA=0。在测试过程中发现在中断判断这个SS.bit.AA时出现AA为0的情况，抓取程序运行状态，主程序并没有运行到SS.bit.AA=0的部分代码，SS结构体的其他位可能会被赋值。代码中做了修改，SS结构体所有成员在赋值前加入关全局中断，赋值完后重新打开全局中断的保护操作。增加这个保护后测试较多次也未发现异常。

请问是什么原因导致在中断读取AA时出现异常？该用什么方法杜绝此类问题？

TMS320F28P550SG: flash烧录失败

ziihai Wang — Tue, 18 Aug 2026 08:35:14 GMT

Part Number: TMS320F28P550SG
Other Parts Discussed in Thread: UNIFLASH

能够读取flash,但是flash烧录失败，显示load file fail。如果使用ram,进行单步执行会直接卡死。
报错如下C28xx_CPU1: Trouble Removing Breakpoint with the Action "Continue or Finish Stepping" at 0x9003: (Error -1066 @ 0x9003) Unable to set/clear requested breakpoint. Verify that the breakpoint address is in valid memory. (Emulation package 20.5.0.3902)
使用uniflash烧写的报错信息：
[2026/8/18 下午4:32:30] [ERROR] C28xx_CPU1: Error connecting to the target: (Error -1155 @ 0x0) Device may be operating in low-power mode. The debugger has forced the device to wake up. Choose 'OK' to attempt to complete the debug connection. (Emulation package 21.0.0.3955)[2026/8/18 下午4:32:37] [ERROR] C28xx_CPU1: Error connecting to the target: (Error -1156 @ 0x3FB97C) Device may be operating in low-power mode. Do you want to bring it out of this mode? Choose 'Yes' to force the device to wake up and retry the operation. Choose 'No' to retry the operation without waking the device. (Emulation package 21.0.0.3955)
[2026/8/18 下午4:32:40] [ERROR] C28xx_CPU1: Error

[2026/8/18 下午4:34:14] [ERROR] IcePick_C_0: Error connecting to the target: (Error -2131 @ 0x0) Unable to access device register. Reset the device, and retry the operation. If error persists, confirm configuration, power-cycle the board, and/or try more reliable JTAG settings (e.g. lower TCLK). (Emulation package 21.0.0.3955)

F29P329SM-Q1: EPWM9配置问题

Jiandong Sun — Mon, 10 Aug 2026 05:36:50 GMT

Part Number: F29P329SM-Q1
Other Parts Discussed in Thread: SYSCONFIG

您好，

我在使用F29P329SM2-Q1过程中，使用SysConfig配置EPWM9模块后，编译下载并运行后，系统进入NMI中断，而我将相同的模式和参数配置到EPWM1~5、EPWM7、EPWM8时完全可以正常运行。

F29P329SM-Q1: Debug报错：C29xx_CPU1: Error occurred during flash operation: Target failed to write register PC_FORCE

Jiandong Sun — Fri, 07 Aug 2026 10:56:02 GMT

Part Number: F29P329SM-Q1

你好，

我在使用F29P329SM2-Q时，首次调试时出现图中的报错，使用Start Project-less Debug能连接上微控制器，读取RESC寄存器后显示有NMIWDRSn和WDRSn被置位，请问为什么会导致这种情况，应该怎么解决。

CCSTUDIO: F28P65X 双核工程，加载 CPU2 代码时报错

Lao Jack — Fri, 07 Aug 2026 08:51:03 GMT

Part Number: CCSTUDIO

C28xx_CPU1: GEL Output:
Memory Map Initialization Complete
C28xx_CPU1: GEL Output: ... DCSM Initialization Start ...
C28xx_CPU1: GEL Output: ... DCSM Initialization Done ...
C28xx_CPU1: GEL Output:
CPU2 is out of reset and configured to wait boot.
(If you connected previously, may have to resume CPU2 to reach wait boot loop.)
C28xx_CPU1: If erase/program (E/P) operation is being done on one core, the other core should not execute from shared-RAM (SR) as they are used for the E/P code. User code execution from SR could commence after the selected flash banks are programmed.
C28xx_CPU1: Only CPU1 on-chip Flash Plugin can configure clock for CPU1, and CPU2 Flash operations. Plugin automatically configures PLL when CPU1 Flash operations are invoked. However, if users want to do only CPU2 Flash operations without doing a prior CPU1 operation in the current session, they should click on 'Configure Clock' button in CPU1's on-chip Flash Plugin before invoking CPU2 Flash operations. When this button is used, Flash Plugin will configure the clock for CPU1/CPU2 at 200MHz using INTOSC as the clock source. Plugin will leave PLL config like this and user application should configure the PLL as required by application.
C28xx_CPU1: Before doing any flash operations using the flash plugin, (a) Please select which flash banks should be mapped to which CPU (CPU1 vs CPU2) - This selection should be done in CPU1 flash plugin GUI. (b) Please select the flash banks that the user would like the flash plugin to erase (in the CPU1 flash plugin GUI and the CPU2 flash plugin GUI)
C28xx_CPU1: GEL Output: ... DCSM Initialization Start ...
C28xx_CPU1: GEL Output: ... DCSM Initialization Done ...
C28xx_CPU1: GEL Output:
CPU2 is out of reset and configured to wait boot.
(If you connected previously, may have to resume CPU2 to reach wait boot loop.)
C28xx_CPU1: GEL Output: ... DCSM Initialization Start ...
C28xx_CPU1: GEL Output: ... DCSM Initialization Done ...
C28xx_CPU1: GEL Output:
CPU2 is out of reset and configured to wait boot.
(If you connected previously, may have to resume CPU2 to reach wait boot loop.)
C28xx_CPU1: GSxMSEL register configured correctly
C28xx_CPU1: BankMuxSel register configured correctly
C28xx_CPU2: GEL Output:

RAM initialization done

C28xx_CPU2: GEL Output:
Memory Map Initialization Complete
C28xx_CPU2: If erase/program (E/P) operation is being done on one core, the other core should not execute from shared-RAM (SR) as they are used for the E/P code. User code execution from SR could commence after the selected flash banks are programmed.
C28xx_CPU2: Only CPU1 on-chip Flash Plugin can configure clock for CPU1, and CPU2 Flash operations. Plugin automatically configures PLL when CPU1 Flash operations are invoked. However, if users want to do only CPU2 Flash operations without doing a prior CPU1 operation in the current session, they should click on 'Configure Clock' button in CPU1's on-chip Flash Plugin before invoking CPU2 Flash operations. When this button is used, Flash Plugin will configure the clock for CPU1/CPU2 at 200MHz using INTOSC as the clock source. Plugin will leave PLL config like this and user application should configure the PLL as required by application.
C28xx_CPU2: Before doing any flash operations using the flash plugin, (a) Please select which flash banks should be mapped to which CPU (CPU1 vs CPU2) - This selection should be done in CPU1 flash plugin GUI. (b) Please select the flash banks that the user would like the flash plugin to erase (in the CPU1 flash plugin GUI and the CPU2 flash plugin GUI)
C28xx_CPU2: GSxMSEL register configured correctly
C28xx_CPU2: Flash Programmer: Error erasing Bank 0 FMSTAT (STATCMD on some devices) value = 65 (decimal). Operation Cancelled (0).
C28xx_CPU2: File Loader: Memory write failed: Unknown error
C28xx_CPU2: GEL: File: D:\Workspace\ccs_works_2.0\DrivePlatform_DSP28P65_CPU2\Debug\DrivePlatform_DSP28P65_CPU2.out: Load failed.

TM4C1299KCZAD: TM4C1299KCZADI3R使用问题？

Simba Su — Fri, 07 Aug 2026 08:00:55 GMT

Part Number: TM4C1299KCZAD

我司使用TM4C1299KCZADI3R研发一款网口转串口产品K7-M4（内置PHY)，在使用过程中出现以下问题，请协助分析可能的原因？
1. K7-M4 与TP-LINK的8口交换机直连，当K7连接到交换机某一个网口时，网口灯不亮，通信失败，重新插拔网线，重启，更换网线均不能正常通信，此时，接交换机其他网口可以正常通信。(不能通信的端口是随机的)。
如下图，K7接交换机5口，可以正常通信，接交换机4口不能正常通信
2. 基于上述问题，我们更换K7-M4设备，重新测试，新设备接4口能够正常通信，但是接6口又不能正常通信。
3. 基于上述问题，客户还反馈一款交换机也有类似问题，交换机型号GY1010GE（利奇马）
4. 我们用有此问题的设备与笔记本电脑连接测试，笔记本，设备均使用静态IP，笔记本与此设备设置同一网段，也出现上述问题，有的笔记本可以与K7正常通信，有的不能建立连接，网口灯不亮。
5. 此产品我司出货量极大，客户反馈，每周均会发现2-3个有问题的设备，请协助分析可能的原因？需要改什么参数？

TMS320F28P650DK: ethercat热插拔后portB不通讯

Anxiao Ye — Fri, 07 Aug 2026 05:24:41 GMT

Part Number: TMS320F28P650DK
Other Parts Discussed in Thread: C2000WARE

ethercat 两个port口，portA 和 portB，portB 直接连接网线上电，网络通讯正常（可以进入 OP），热插拔后接 portA，portA 也能正常通讯，但再次热插拔接回 portB，无法正常工作（无法状态转换，不能进入 OP，从twincat看portB关闭了，如图）。反之，先接 portA 再接 portB 再接回 portA, 通讯正常。

TMS320F280039: Hwbist's hwbist section address overlaps Pbist state address

mingcai jiang — Thu, 06 Aug 2026 10:03:22 GMT

Part Number: TMS320F280039

Hi Team

Due to address conflict, the value read out is not 0x00, causing FuSaInfo.bit.b8MPOSTFlt = True; However, it should be FuSaInfo.bit.b8MPOSTFlt = false;

AM263P4-Q1: am263p-lp外部xds110探针

hang zhou — Thu, 06 Aug 2026 02:53:42 GMT

Part Number: AM263P4-Q1

am263p-lp怎么连接外部xds110探针进行debug

AM263P4-Q1: am263p-lp外部xds110探针

hang zhou — Thu, 06 Aug 2026 02:53:15 GMT

Part Number: AM263P4-Q1
Other Parts Discussed in Thread: LP-AM263P

am263p-lp怎么连接外部xds110探针进行debug

AM263P4-Q1: 263p芯片损坏

hang zhou — Wed, 05 Aug 2026 08:41:08 GMT

Part Number: AM263P4-Q1

263p上的xds芯片损坏无法连接到ccs

TMS320F28335: DSP应用程序丢失问题

? ? — Mon, 03 Aug 2026 04:13:11 GMT

Part Number: TMS320F28335

您好，想请教一下关于DSP程序异常丢失问题和可能情况，下面是具体的情况和我们排查过程：

1：问题描述：我们的产品使用到了TMS320F28335PGFA芯片，在客户工厂使用时，出现了应用程序被擦除的情况（IAP程序正常），最终导致产品不工作。重新烧录应用程序后，产品恢复正常。

2：问题定位：软件定位到是存储在FLASH的C扇区的数据擦除，怀疑是程序主动擦除的，程序的主动擦除是根据存储在RAM里的一个标志位决定是否执行程序擦除；在执行擦除时，需从FLASH地址中读取更新指令，怀疑RAM中的标志位出现异常或FLASH读取指令时出现异常。

3：硬件定位：通过示波器查看芯片内核电压与XRS引脚的下电时序，并未出现XRS的信号超前内核电压掉电。上电时序内核电压也提前 VDDIO 电压上电。产品添加了EMC的防护和CE认证。

4：做过的排查：因怀疑芯片可能受到强电磁干扰导致上述问题，采用芯片（受试芯片还包括电源芯片：TPS767D301MPWPREP）上方紧贴导线，并在此导线上施加190A的脉冲电流，模拟芯片受到电磁干扰，多次测试均未复现程序丢失情况。

请问此问题会是哪些原因导致的？

TMS320F28P650DK: 用一个信号，三个ADC采样模块，同一个SOC采集到的值存在差异

sam duan — Fri, 31 Jul 2026 06:15:27 GMT

Part Number: TMS320F28P650DK

光伏逆变器产品，采用TMS320F28P650DK，ADC-A ,ADC-B,ADC-C采集同一个1.5V信号，计算出的数据幅值不一样。

原理图如下：1.5V模拟电压送到 A14 B14 C14 ,三个模块同时采集一个模拟信号。

测试结果：输入信号是同一个1.5V信号，使用三个ADC通道采样后的结果不一致，C14通道采样结果相对差一些

ADC 模块供电原理图如下：三个采样模块采用同一个电源和地,供电采用3.3V 的LDO(REF3030AIDBZR)降压到3V

layout 布局第一层是DSP ,在DSP下方 pcb 第四层，布局LDO电源电路

模拟电源和DSP模块连接如下

LAYOUT 经过第四层的电源过孔连接到第一层的DSP引脚上。

诉求：请帮助分析一下，三个模块采样同一个信号，得到的结果不一致，C模块的数据误差最大，和布局、供电、还有其他哪些因素有关，谢谢

TMS320F28P650DK: Idle interrupt of the f28p65dk UART peripheral

wei gao — Thu, 30 Jul 2026 08:21:07 GMT

Part Number: TMS320F28P650DK

I’m using DMA + idle interrupt for data reception; idle interrupt triggers when reception is complete. I found an EOT flag in the driverlib, but the matching register bit is reserved in the datasheet. Is it possible to use this flag?? If not, what other methods can realize this function?

TMS320C6678: SYS/BIOS 中 Task 动态创建和静态时，如果未指定 .stackHeap 和 .stackSection，那么栈空间会来源于哪里？

zongru cai — Thu, 30 Jul 2026 07:42:39 GMT

Part Number: TMS320C6678

将问题问询了 ai， ai 说：

a. 在动态任务中，如果没指定 .stackHeap，则栈通常来自：默认堆 heap，也就是 SYS/BIOS 的默认动态内存池。

具体来源一般是：

如果配置了 Task.defaultStackHeap，则从该 Heap 分配；
否则从 Memory.defaultHeapInstance 分配；

---

b. 在静态任务中，如果没指定 .stackSection，则其来自编译期静态分配的 RAM，通常位于 .bss、.far、.ebss 或你指定的 task stack section。

---

请问上述说法正确吗？如果我想控制不同的静态任务的任务堆栈的位置，是不是只需修改 .stackSection 并使用 Program.sectMap[] 语句改变段位置即可？
---

此外在其它示例工程的 cfg 中看到了这样一条语句，这是代表将所有任务的栈空间都分配到 L2SRAM 这个段上吗？

Program.sectMap[".far:taskStackSection"] = "L2SRAM";

感谢您的回复！

TMS320F28335: 上电连接成功后要求输入芯片密码

gengyu huang — Wed, 29 Jul 2026 07:58:02 GMT

Part Number: TMS320F28335

电路板上电连接成功后要求解锁FLASH

TDA4VEN-Q1: The level issue of data transmission from FPGA to TDA4VEN via CSI

gilbert wang — Wed, 29 Jul 2026 06:48:09 GMT

Part Number: TDA4VEN-Q1

Xilinx's FPGA transmits data to TDA4VEN via CSI. The FPGA is configured as a CSI interface, and its VCCO needs to be set to 1.2V. The VCC voltage of the CSI in TDA4 is 1.8V. Can the CSI interface of FPGA and TDA4 be directly connected?
I understand that the two can be directly connected. Because both chips comply with the MIPI DPHY v1.2 standard. The MIPI LP level defined in this standard is 1.2V.

MSPM0-SDK: 没有权限下载LP-MSPM0G3507的sdk

w w — Tue, 28 Jul 2026 11:15:06 GMT

Part Number: MSPM0-SDK
Other Parts Discussed in Thread: LP-MSPM0G3507

没有权限下载LP-MSPM0G3507的sdk

TDA4VEN-Q1: TDA4VEN的CSI接口

Hui Cao22 — Mon, 27 Jul 2026 11:07:13 GMT

Part Number: TDA4VEN-Q1

我们客户现在用FPGA接TDA4VEN的CSI接口，现在FPGA端使用csi必须将VCC配成1.2V，而TDA4VEN是1.8V，是否可以直接连呢？如果不能连有什么好的建议，谢谢！

MSPM0-SDK: 申请不了sdk

xinran qian — Sun, 26 Jul 2026 17:54:18 GMT

Part Number: MSPM0-SDK

我已填写好信息，不知为什么拒绝我的申请