您好:
我们目前有一个项目用到F28025C的芯片的I2C模块,
我们采用开发板做主Master(I2CA模块作Master), 我们的项目板做从Slave(I2CB模块作Slave)。 采用贵公司提供的例程i2c_ex5_master_slave_interrupt进行实验,
我们采用的是Example2: I2CA as Master Receiver and I2CB working Slave Transmitter,
运行起来后逻辑分析仪得到以下信号线:只有SDA信号线, 没有SCL信号线。 请问这是什么原因?
另外我们还有如下问题:
1. 管脚配置:在例程中SDA, SCL均配置成了输入且上拉, 为什么如此配置? 常规上这两个管脚不是应该配置成开漏输出吗?
2. I2C模块带有FIFO功能且FIFO也有中断, I2C本身也有TX与RX中断。 在例程中对二者均开启了中断, 如何区分?
3. 我们目前不打算用FIFO功能, 请问如何对Master与Slave进行初始化设置?最好有设置步骤供我们参考!
Serena
谢谢