您好,
设计C6748与DP83822接口,框图参考DP83822数据手册,MAC端采用C6748,PHY采用83822,接口采用RMII Master Signaling形式,其中50MHz-REFER Clock通过DP83822的RX_D3(PIN1脚)输出给C6748,主时钟采用25MHz Crystal时钟,上述设计有什么问题?
谢谢,
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好,
设计C6748与DP83822接口,框图参考DP83822数据手册,MAC端采用C6748,PHY采用83822,接口采用RMII Master Signaling形式,其中50MHz-REFER Clock通过DP83822的RX_D3(PIN1脚)输出给C6748,主时钟采用25MHz Crystal时钟,上述设计有什么问题?
谢谢,
没有问题,RMII mode的话,参考时钟可以是25MHz的crystal接到XI,XO,也可以是25Mhz有源晶振。
并且如果是通过hardware bootstrap 配置RMII master mode的话,自动默认的是RX_D3 为50Mhz 输出。
Kailyn Chen 说:没有问题,RMII mode的话,参考时钟可以是25MHz的crystal接到XI,XO,也可以是25Mhz有源晶振。
并��如果是通过hardware bootstrap 配置RMII master mode的话,自动默认的是RX_D3 为50Mhz 输出。
一定要有源晶振吗?无源晶振可以不?