延迟因器件而异。一般情况下，可通过图形显示延迟： 通过上图，可得出两点 (1) 延迟始终随着电源电压的下降而增加。换言之，工作电压越低，器件越容易发生延迟。 (2) 在较低的电压下，工作电压较低系列器件的曲线比工作电压较高系列器件的曲线更平坦。换言之，VCC 波动时的延迟比较一致。

无负载 逻辑器件的高逻辑电平输出电压将是电源电压。 逻辑器件的输出电流由连接到器件的负载和输出驱动器的能力决定 必须注意的是，V OH 或 V OL 始终 与测试电流（分别为 I OH 或 I OL ）一起提供。 例如： 理想情况下，连接到 100Ω 负载的 5V 逻辑门（输出阻抗为 0Ω）将会在 V OH = 5V 时输出 I OH = V CC /100 = 50mA 实际情况下，具有 25Ω 输出阻抗的 5V 逻辑门将会在 V OH = V CC 100/(100+25) = 4V 时输出…

Other Parts Discussed in Thread: SN74LVC2G34 问：逻辑器件可以驱动的最大容性负载是多少？

【信号链分享】常见问题解答（持续更新中, 更新至10/28/2021） 3482.常见问题解答-Signal Chain 2021.docx 【信号链分享】常见问题解答 -2020 2477.常见问题解答-Signal Chain 2020.docx

问：对于 TXS、TXB 器件，能否将 OE 引脚连接到 Vccb 而非 Vcca 电源引脚？ 答： OE（输出使能）： TXS 和 TXB 器件的输出使能引脚，通常高电平有效，是 CMOS工艺 的高输入阻抗引脚。 OE 参考 Vcca 电源 w.r.t 电压电平，即 Vih 和 Vil 约为 0.7*Vcca 和 0.35*Vcca。 OE 具有过压耐受性，因此可以连接到 Vccb 电源，在大多数情况下，通常高于 Vcca。必须注意确保 OE 引脚保持如上所述的逻辑电平，以确保正常运行。

关于此问题的一个常见例子是，标准逻辑器件的规格为 1.65V、3V 和 4.5V，但大多数工程师在 1.8V、3.3V 和 5V 下使用器件。 在任何系统中电源都不是完美的 – 它们可能会大幅上升或下降。MOSFET 电阻在电压降低时会增加，因此数据表规格不在标称电源电压值下进行测试，而在比标称值低大约 10% 的条件下进行测试。 为什么不正好是 10% 的原因不明 – 这些值已使用了数十年，并已成为整个行业的标准。 在 5V 时，正好是 10% (0.5V)，但在 3.3V…