ti的很多时钟芯片都有这个配置,但是都没有说明外部应该在这种配置下怎么接,下游芯片是单端3.3v lvcmos。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
ti的很多时钟芯片都有这个配置,但是都没有说明外部应该在这种配置下怎么接,下游芯片是单端3.3v lvcmos。
你好, 谢谢/
关键是括号里边的(norm/inv),我看一个pll芯片里也有这几种输出方式,还有LVCMOS(norm/norm),好像这种是没有补偿模式的,信号的噪声会比较大。 但是如果芯片内部配成了这几种方式,在外部接单端lvcmos的话应该是如何操作