• 状态 Resolved
  • 已锁定 已锁定
  • 回复 11 回复
  • 订户 0 订户
  • 视图 326 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828：无毛刺半步进有时会产生毛刺脉冲

admin
Guru**** 2328790 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/690547/lmk04828-glitchless-half-step-sometimes-glitches

器件型号：LMK04828

我让 DCLKout10_Hsg_PD = 0、DCLKout10_MUX = 3 (DCLKout10_DIV = 5、VCO_MUX = 0)、并且我通过写入 DCLKout10_HS 来应用半步调整(精确地说、将00或40写入寄存器12C)。  遗憾的是、"无干扰"没有描述我看到的行为、请参阅下面的捕获：

我的配置错误、还是"无毛刺脉冲"描述过于乐观？

  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Michael、
    无毛刺半步进将确保没有具有毛刺脉冲的周期或非常小的占空比。 当时钟相位为低电平时、应用半周期移位、您可以看到另一个半周期的低电平相位。 这是预期行为。
    此致
    Puneet
  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    请原谅我？ 我看到整个缺少输出时钟周期。 我不将其称为无毛刺半周期步长。 不要忘记、"半个周期"是 VCO0时钟的半个周期、而不是分频输出时钟。

    这种行为是间歇性的、非常不可预测。 如果您认为这是预期行为并记录在案、我建议您再次思考。 有时会下降一个完整的时钟周期，有时不…… 有趣和无用的行为。

    就其价值而言，"无干扰"模拟延迟确实是无干扰的，同样，"无干扰"动态数字延迟是可靠的，无干扰... 对于增加阶段、但不是减少阶段(请参阅在其他位置发布)。
  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Michael

    抱歉、我现在理解您的问题。 为了使半步长可靠工作、您应该使用 DCLKout10_MUX =  请尝试一下。 如果您仍然看不到正确的行为、请发布您的 TICSpro 配置文件或寄存器配置。


     

    此致
    Puneet

  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗯、这很有趣。  这就是我看到的：

    以下是我的寄存器配置： 

    PLL[000]<= 80
PLL[100]<= 00
PLL[101]<= 55
PLL[102]<= 55
PLL[103]<= 00
PLL[104]<= 00
PLL[105]<= 00
PLL[106]<= F9
PLL[107]<= 30
PLL[108]<= 00 PLL[1055]

<= 1055] PLL[1055]



<= 1055]<= 1055] PLL[1055]<= 1055]<= 1055] PLL[1055]<= 1055]<= 1055] PLL[1055]<= 1055]<= 1055] PLL[1055]<= 1055]<= 1055]<=
11
PLL[110]<= 05
PLL[111]<= 33
PLL[112]<= 33
PLL[113]<= 07
PLL[114]<= 00
PLL[115]<= 00
PLL[116]<= 01
PLL[117]<= 01
PLL[118]<= 00
PLL[119]<= 55 PLL[1112]




<= 00 PLL[1112]<= 1112PL[10L]<= 1112PL[10L]<= 11PL[11L]<= 11L]<= 11L[11L[11L]

<= 05
PLL[121]<= 55
PLL[122]<= 55
PLL[123]<= 00
PLL[124]<= 00
PLL[125]<= 00
PLL[126]<=
00 PLL[127]<= 00
PLL[128]<=







05 PLL[129]<= 55 PLL[12A]<= 00 PLL[1255]<= 1255] PLL[121213V]<= 01212PL[012]<= 1255]<= 12PL[12L]<= 1255]<= 121212PLE[1212L[12]<= 1212121212]<= 12L[012]<= 1255] PLL[12
PLL[131]<= 55
PLL[132]<= 55
PLL[133]<= 00
PLL[134]<=
00 PLL[135]<= 00
PLL[136]<=
30
PLL[138]<= 00
PLL[139]<= 00
PLL[13A]<= 0c
PLL[13141]<=
00 PLL[13141]

<= 00 PLL[13141]<=

00 PLL[13141]<= 00 PLL[13141]<= 00 PLL[13141]<= 13141c]<= 00 PLL[13141]<= 00 PLL[13141]
00
PLL[142]<= 00
PLL[143]<= 91
PLL[144]<= 00
PLL[145]<= 7f
PLL[146]<= 10
PLL[147]<= 1b
PLL[148]<= 02
PLL[149]<= 42
PLL[14A]<= 02
PLL[14b]<=

00 PLL[14152]<= 14152][14152]<= 00 PLL[14152]<= 00 PLL[14152]<= 14152]<= PLL[10PLL[14152]<= 14152]<= 00 PLL[14152]<= 14152]<= PLL[10PLL[24]




= 00
PLL[153]<= 00
PLL[154]<= 78
PLL[155]<= 00
PLL[156]<= 0d
PLL[157]<= 00
PLL[158]<= 96
PLL[159]<= 00
PLL[15A]<= 0d
PLL[15b]<= df
PLL[162]<=

00 PLL[1545]<= 1545]<= 00 PLL[1545]<= 1545]<= 1545]<= 1545]<= 1545]<= 1545]<=


00 PLL[162[10162] PLL[10162]<= 1545]<= 1545]<= 1545]<= PL[10162[

PLL[163]<= 00
PLL[164]<= 01
PLL[165]<= 7d
PLL[171]<= aa
PLL[172]<= 02
PLL[17c]<= 15
PLL[17d]<= 33
PLL[166]<= 00
PLL[167]<= 01
PLL[168]<= 00 PLL[167]<= 16L[169]<=




16 PLL[169]<= 16 PLL[39]<= 169]<= 1639]<= 16 PLL[b]<= 16 PLL[167]<= 16 PLL[167]

00
PLL[143]<= 11

#根据建议
的 PLL[12b]<= 05

#重复以下两个分配
PLL[12c]=> 00
PLL[12c]=> 40

    我要注意的是、至少根据我对 SNAS703图7 (或 SNAS605AR 图12)的理解、选择 DCLKoutX_MUX = 3应该会产生无干扰的半步操作、只要 DCLKoutX_ADLY_MUX 被设置为1 (即)。

  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    DRAAT：寄存器日志中的明显错误、最后两行应该是分配、而不是读出。 实际上、我的代码确实会读取/修改/写入周期、我尝试删除这些周期(但仅从上面的第121行开始)、但我之前已经验证过、这不会产生任何影响。

    为了实现这一目标、我的器件标识寄存器如下： 

    PLL[003]=> 06
PLL[004]=> d0
PLL[005]=> 5b
PLL[006]=> 20
PLL[00C]=> 51
PLL[00d]=> 04
  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你(们)好，Michael
    让我检查您的配置。
    无毛刺半步进仅在 DCC&HS 路径中得到保证。 为了使其正常工作、应启用数字延迟(DDLY_PD=0)、DCLKoutX_ADLY_MUX=1、并且应启用 SYNC。
    此致
    Puneet
  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    >让我检查您的配置。

    是的、请执行。  我已经按照你的要求设置了一切... 您可以判断您是否实际查看了您要求我提供的寄存器设置。

    我能不能建议您让了解此器件的人仔细查看我在该线程中发布的第二条示波器迹线。  它非常丑、非常可重现。  这是不是

    1. 我的器件中存在故障
    2. 编程错误
    3. 超出指定行为范围

    需要加以识别。  如果1我运气差、如果2、请帮助、如果3、请修复文档！

  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我希望能就此采取后续行动。 我可以在三个不同的系统上确认此行为(在500MHz 输出时钟下)。 我已要求一位同事使用另一个以352MHz 输出运行的系统、看看他们是否看到相同的行为并将进行更新。
  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Michael：

    我对迟迟未能就此问题回复您表示歉意。

    验证后、我们确实遇到了无干扰功能的问题。 我们尚未找到有关此功能的解决方法。 我正在研究这一点、看看可以做些什么。 您是否能够在没有该功能的情况下工作？

    此致、Simon。
  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的回答、非常感谢您的回答、感谢您确认这是功能的问题。

    是的、我可以在没有该功能的情况下工作。  我可以通过动态数字延迟(仅限相位延迟、sigh、请参阅相关帖子)和模拟延迟的组合对时钟延迟进行足够的控制。  半步进似乎提供了额外的便利、但我想我必须从我的界面中删除它。

  • 0
    TI__Guru**** 2328790 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Michael、
    正如 Simon 提到的、没有针对无干扰 HS 找到解决方案。 您的寄存器配置让我们进行了调查、我们能够再现您在两张图片中发布的行为。
    我们将从数据表中删除此无毛刺脉冲功能。 给您带来的不便、我深表歉意。
    此致
    Puneet