• 状态
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 204 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA4VM-Q1：Wolong 主题 TDA4VL LPDDR4仿真 LPDDR4_DQ17串扰确认

admin
Guru**** 2644735 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1172153/tda4vm-q1-wolong-preject-tda4vl-lpddr4-simulation-lpddr4_dq17-crosstalk-confirmation

器件型号：TDA4VM-Q1
主题中讨论的其他器件：TDA4VL

大家好、

   我们已经完成了 LPDDR4仿真。 它是由 Hyperlynx 完成的。 我们发现 LPDDR4_DQ17的最大串扰为68mV。  所有 DDR 布线均重复使用 TI 参考设计"PROC118E1_BRD.brd"至 TI 要求"中的规定。 我们检查了 Wolong 设计和 "PROC118E1_BRD.brd"设计、发现 LPDDR4_DQ17布线可能会导致 LPDDR4_DQ17高串扰问题。 附件是 Wolong roe2e.ti.com/.../LPDDR4-SI-Simulation-Report_5F00_20221028_5F00_V3.01.pdfuting 、  "PROC118E1_BRD.brd"路由和仿真报告。 请帮助确认以下问题。 1) 1) 68mv 串扰是否适合 TDA4 VL 要求？ 2) “PROC118E1_BRD.brd"具有相同的路由， TDA4VL 验证状态是什么？ 高串扰是否有任何负面影响、或根据 PROC118E1测试和验证结果、是否正常？

  • 0
    TI__Guru**** 2644735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    如其他线程所述、TI 不专门(独立)测量串扰。  信号串扰被包含在整个 JEDEC 眼图模板仿真中。   我将引用另一个资源来响应 PROC118设计的测试/验证状态。  请注意、验证可能未在设计的版本 E1上完成、而是在更高版本上完成。  我们还可以确认验证期间使用的 EVM 版本。

  • 0
    TI__Guru**** 2644735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Robert、

      要了解更多信息。  

    1.我已在  E1和 E3设计中检查了 LPDDR4_DQ17路由。 听起来就像相同的路由设计。 稍后我将比较 E1和 E3中的整个 DDR 布线。 因此、请帮助提供 PROC118设计的 DDR 测试/验证信息。 如果存在任何风险、我们可能会得出初步结论。

    2.我是否可以采取任何其他措施来检查此问题？ 如果我们要求仿真工程师在 3D-EM 求解器中引导仿真 LPDDR4_DQ17、它是否有助于我们检查它是否正常？ 请帮助提供一些关于它的评论。  

    Tks。