TPS51200 DDR3 配置 第7PIN(EN)管脚的接法咨询

首先，这个信号算是控制DDR状态的信号，具体可百度；
但是我应用这个EN脚时，大部分会连接受控的3.3V电源，也就是3.3V可断电，此举是实现机器待机的一种做法（机器待机根据外设等分很多种，如DDR掉电、DDR不掉电、外设掉电、外设不掉电等很多，所以就有了真待机、假待机等区分）；

如果你的设备只有CPU和DDR，那么这个信号一定是CPU给的；如果有FPGA，那就另说了。

Hi

    EN控制取决于你的系统控制。

我的系统是有FPGA和DDR，那这个信号怎么接，FPGA直接拉出来吗？而且百度还不太容易找到这个信号

我的系统是有FPGA和DDR，该怎么接呢，直接拉到3.3V有没有问题呢？

就是你看你是怎么样的待机方式；那个信号只是一个引脚，具体取决于你的软件配置（配套的软件）；你直接上拉到3.3V也是可以的，我有项目是上拉到可关断的3.3V