TPS51200 DDR3 配置 第7PIN(EN)管脚的接法咨询

秀才 90 points

wei wei2

目前正打算用贵司的TPS51200进行DDR3的VTT0.75V的配置，通过规格书的阅读发现，EN管脚，有的是直接接VCC3.3V，有的则是接的SLP_S3信号，请问有什么区别？如果接的是SLP_S3信号，这个信号是什么信号，来源于哪里，请帮忙解答，谢谢

• TPS51200

秀才 90 points

wei wei2

• 2020-4-26 18:15
• 回复
• 取消
• 取消

• 回复 建议为答案 使用高级编辑器编辑文本

5 个回复

• 探花 5865 points

  

  Marvellous Liu

  

  • 2020-4-27 9:14

  首先，这个信号算是控制DDR状态的信号，具体可百度；
  但是我应用这个EN脚时，大部分会连接受控的3.3V电源，也就是3.3V可断电，此举是实现机器待机的一种做法（机器待机根据外设等分很多种，如DDR掉电、DDR不掉电、外设掉电、外设不掉电等很多，所以就有了真待机、假待机等区分）；
  
  如果你的设备只有CPU和DDR，那么这个信号一定是CPU给的；如果有FPGA，那就另说了。

  思考、学习、感恩、豁达

  • 回复
  • 取消
  • 取消

  • 回复 建议为答案 使用高级编辑器编辑文本
• 状元 195851 points

  

  Johnsin Tao

  

  • 2020-4-27 13:38

  回复 Marvellous Liu:

  Hi

      EN控制取决于你的系统控制。

  若该回复解决了您的问题，请点击 “确认此为答案”，谢谢。

  • 回复
  • 取消
  • 取消

  • 回复 建议为答案 使用高级编辑器编辑文本
• 秀才 90 points

  

  wei wei2

  

  • 2020-4-27 16:46

  回复 Marvellous Liu:

  我的系统是有FPGA和DDR，那这个信号怎么接，FPGA直接拉出来吗？而且百度还不太容易找到这个信号

  • 回复
  • 取消
  • 取消

  • 回复 建议为答案 使用高级编辑器编辑文本
• 秀才 90 points

  

  wei wei2

  

  • 2020-4-27 16:49

  回复 Johnsin Tao:

  我的系统是有FPGA和DDR，该怎么接呢，直接拉到3.3V有没有问题呢？

  • 回复
  • 取消
  • 取消

  • 回复 建议为答案 使用高级编辑器编辑文本
• 探花 5865 points

  

  Marvellous Liu

  

  • 2020-4-27 17:15

  回复 wei wei2:

  就是你看你是怎么样的待机方式；那个信号只是一个引脚，具体取决于你的软件配置（配套的软件）；你直接上拉到3.3V也是可以的，我有项目是上拉到可关断的3.3V

  思考、学习、感恩、豁达

  • 回复
  • 取消
  • 取消

  • 回复 建议为答案 使用高级编辑器编辑文本