背景：我有两个数据矩阵，都是1000行1440列，每个矩阵元素为一个字节的大小。这两个数据矩阵保存在FPGA端，为了在最短时间内发送到6467T内，我计划使用VPIF的两条输入通道来分别接收这两个矩阵，并且在FPGA端使用BT.656格式对数据进行编码。
请问：
1、使用VPIF接口接收以BT.656制式编码的数据，接口的输入时钟可以使用比27MHz更高的频率吗，比如100MHz或者150MHz？如果只能使用27MHz的话，下面的问题就没有意义了，请直接忽视吧。
2、BT.656制式编码时每行的视频数据部分为1440个字节，我在数据矩阵中取一行数据（即1440个）放入这个视频数据部分并使用6464T接收的话，在6467T这端把数据DMA到SDRAM后，每行的1440个数据能在内存中按传输顺序保存吗？即能把一行数据按原来的排序直接搬移到SDRAM中吗？
3、数据必须使用偶数行场和奇数行场分开的方式进行传输吗？可以把1000行的数据都放在BT.656格式的奇数行或偶数行场内发送吗？即在搬移到SDRAM中后仍然保留数据原来的行列关系吗？
总结 ：可以使用BT.656来把一个数据矩阵以高于27MHz的时钟频率搬移到6467T的SDRAM中，并保留原数据元素之间的相对位置不变吗？还是必须把原数据分割到奇数行场和偶数行场中进行传输？
