你好,如下图,DDR3的数据线为什么不是DDR_D0 连接DQ0, DDR_D1连接DQ1 按顺序连接,而是下面的跳跃的连接方法,这里怎么理解阿,象三星的就是顺序连接
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
你好,
DDR的数据线低8位之间是可以交错互连的。高8位之间同理
图上的连接方式是为了走线方便吧
DDR的数据线低8位和高8位之间为什么不可以交错互连阿,这里怎么理解,能详细点吗?是不是和大小端有关阿?
字节内数据线可以随意交换,字节间数据线不能交换,原因如下
DDR2的BYTE0对应时钟LDQS/LDQSn和掩码LDM,DDR2的BYTE1对应时钟UDQS/UDQSn和掩码UDM
既然每个BYTE对应一个掩码,故此CPU对DDR2的访问的最小单位是BYTE,因此:字节内数据线可以随意交换,字节间数据线不能交换。试想字节间交换:D0和D15交换,CPU发起访问涉及D0 BIT时,LDM有效,而UDM无效,而此时D0有时连到DDR2芯片的D15,那么岂不是这个BIT没法从DDR2芯片写入/读出。
地址线不能交换的原因在于:DDR2带有命令控制,DDR2芯片从地址线上接收命令,地址交换的话,CPU发出正确命令,DDR2芯片收到的却不是原来的命令,出错了。
SDRAM也是上述的原理。