着急，关于c6455的SRIO设计问题，

问题在这里

1.设计两片c6455和FPGA通过SRIO接口互联，有没有相应的硬件设计文档，或者设计参考电路。

2.有没有测试两片C6455之间SRIO基本通信的示例程序。

谢谢，请尽快回复~

Richard Zhang,

您好！

问题1请参考下面链接的文档“Implementing Serial Rapid I/O PCB layout on a TMS320C6455 Hardware Design (Rev. A)”。

www.ti.com/.../litabsmultiplefilelist.tsp

问题2由于没有两片C6455的EVM，没有现成的例子。不过CSL中的srio_external_loopbk_example例子应该非常容易改造成为对通的例子。

曾经在双C6457EVM上测试通过SRIO交换机的对通。唯一要注意的地方是SRIO交换机初始化的端口对应的SRIO地址。

另外C6474的CSl中例子srio_evm_dio_example就是一个双DSP对通的例子。可以参考。

希望能够帮到你。

      关于硬件设计参看“TMS320C645x DSP Serial RapidIO User's Guide pdf”以及“Implementing Serial Rapid I/O PCB layout on a TMS320C6455 Hardware Design”文档的，在TI的官网的官网上可以下载。

你好！

请问如果Rapid IO资源没有用到，那么在硬件设计时候应该让其相应的管脚悬空还是拉高或者拉低呢？