This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1293:时钟域和缓冲器

Guru**** 2529560 points
Other Parts Discussed in Thread: ADS1293

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/763221/ads1293-clock-domains-and-buffers

器件型号:ADS1293

我对 ADS1293有2个问题。

我计划使用外部时钟来运行以解决噪声问题、是否有任何不属于 CLK 输入的内部时钟会导致噪声问题?

2.是否可以在没有 DRDYB 信号的情况下运行而不丢失数据? IE 缓冲区有多大、寄存器中的信息是否可用于轮询? 那么、是否还有另一种方法可以检测是否存在良好的数据、以及如果我们未能在数据过时之前等待多长时间、那么数据就会丢失。  如果它有助于我们计划在 CLK 驱动器的倍数处运行 SPI 总线、

谢谢

Tim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Tim、

    感谢您的发帖、欢迎加入论坛!

    如果您禁用内部时钟并使用外部时钟、则不应存在任何其他噪声源。

    可以在不监控 DRDYB 的情况下运行数据收集、但更难调整时序-尤其是在很长的时间内。 寄存器中还有一个额外的转换值可被拉取、如果在下一个 DRDYB 发布之前未收集数据、则该数据将丢失。

    '从数据表中:
    "无论串行接口是否准备好读取数据、新数据都可用、因此、如果在下一次 DRDYB 置位之前未读取数据、数据将丢失。 如果 DRDYB 置为有效且数据未被读取、DRDYB 将在下一次 DRDYB 置为有效前至少在 tDRDYB 秒自动置为无效。 tDRDYB 的值可在图1和图2中找到。"