This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CC1310:32引脚 CC1310上的外部 SPI 闪存?

Guru**** 2582405 points
Other Parts Discussed in Thread: CC1310

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/wireless-connectivity/sub-1-ghz-group/sub-1-ghz/f/sub-1-ghz-forum/592963/cc1310-external-spi-flash-on-32pin-cc1310

器件型号:CC1310

我需要向 CC1310的32和48引脚版本添加外部 SPI 闪存。

I/O 端口引脚的映射是否有任何可支持 SPI 的灵活性?

应用表显示了48引脚、但我找不到32引脚上的任何文档。 32引脚能否适应外部 SPI 闪存?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    除了以下几点、可以将 SPI、UART 和 I2C 配置为任何 GPIO 引脚:
    ROM 引导加载程序接口具有固定的引脚、 如技术参考手册的引导加载程序一章中所示。
    TDI 和 TDO 也被锁定在某些引脚上、它们在封装尺寸之间是不同的。
    同一文档中 IO 章节中的表格将向您显示这些信号映射到的引脚。

    我在 SPI 引脚方面快速检查了4x4和7x7封装的一些板级配置文件。

    4x4:

    /* SPI 板*/
    #define Board_SPI0_MISO ioID_0 /* P1.20 */
    #define Board_SPI0_MOSI ioID_9. /* P1.18 */
    #define Board_SPI0_CLK ioID_8. /* P1.16 */
    #define Board_SPI0_CSn 未分配的 PIN_REGLED 

    7x7:

    /* SPI 板*/
    #define Board_SPI0_MISO ioID_8. /* P1.20 */
    #define Board_SPI0_MOSI ioID_9. /* P1.18 */
    #define Board_SPI0_CLK ioID_10 /* P1.16 */
    #define Board_SPI0_CSn PIN_Unassigned /* P1.14、
    #define Board_SPI1_MISO ioID_24 /* RF2.10
    #define Board_SPI1_MOSI ioID_23 /* RF2.5仅用于测试*/
    #define Board_SPI1_CLK ioID_30 /* RF2.12仅用于测试*/
    #define Board_SPI1_CSn PIN_RELOADD/* RF2.6只用于测试*/ 

    您可能知道、我们的示例是针对7x7封装类型的。
    尝试使用4x4设备的第一个设置、看看它是否起作用。