Part Number: ADC083000 当前使用FPGA芯片控制ADC083000工作，FPGA输出的时钟是600Mhz，使用DDR模式接收ADC输出的数据。
当前使用的是交流耦合模式。然后通过外部扩展模式（SPI接口）配置ADC083000。当前的状态是，通过SPI接口配置，ADC芯片能进入测试模式。这时FPGA能正确接收到ADC输出的测试数据。但是当模式切回正常的采样模式的时候，FPGA接收到的数据为全FF，且OR一直显示为高。但是此时模拟输入没有加入激励信号。
Other Parts Discussed in Thread: ADC083000 大家好，
我目前采样板上有4个ADC(ADC083000)， 他们都工作在3G采样上，输入时钟由同一个clock buffer 提供。 现在要将4个ADC同步以便使得4个ADC输出的时钟Dckl同步（或者说上升沿在同时刻产生）。 按照datasheet上说，可以使用CLK_RST信号同步，有时序要求如下：
The DCLK_RST pulse must be of a mini-mum width and its…
Other Parts Discussed in Thread: ADC08D500 , ADC083000 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/777160/adc08d500-adc08d500-interleaving-problem 器件型号…
Other Parts Discussed in Thread: ADC083000 , ADC10D1500 , ADS7888 我用过的ADC芯片是ADC10D1500和ADC083000，主要是用来处理一些脉冲信号。
在datasheet里面经常看到说“该ADC采用了新的采样保持放大器结构”，我理解的ADC中采样保持放大器的工作过程就是在采样跟踪状态和保持状态之间切换。
但是datasheet里面我找不到关于采样-保持过程工作的详细介绍。
有没有大神能告诉我，ADC一个工作周期内…
