搜索提示
找到 5 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] ADC08500：IBIS 模型

    已解决
    Other Parts Discussed in Thread: ADC09SJ800 , ADC10D1000 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1134449/adc08500-ibis-model 器件型号： ADC08500 主题中讨论的其他器件…
    • Answered

  • [参考译文] ADC08500：LVDS 的最大频率

    已解决
    Other Parts Discussed in Thread: ADC08500 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1131216/adc08500-maximum-frequency-for-lvds 器件型号： ADC08500 ADC08500的最大…
    • Answered

  • ADC08500差分输入时钟问题

    已解决
    Other Parts Discussed in Thread: ADC08500 你好！请教一个技术问题，ADC08500 ADC最高采样率是500MHZ，请问差分时钟管脚CLK+/CLK-输入时钟是否可以大于500MHZ，如果时钟大于500Mhz，ADC的采用率是否还是500Mhz，还是有其他的设置方法？

  • 关于ADC08500

    Other Parts Discussed in Thread: ADC08500 现在遇到一个问题，我用ADC08500的SDR模式，无论怎么配置，DCLK伴随时钟都不正常，出现的是几百ps的尖峰脉冲，不知道是真么原因？ 首先用ADF4360-4 提供差分输入时钟，出来的DCLK为ADF4360-4clk的二分频时钟频率，但是时钟波形是一个很尖的脉冲，只有几百ps。 然后，我有自己人为给它差分时钟，也是如此。 不知道问题出在哪儿？

  • [参考译文] ADC0.85万：ADC0.85万 CLK和DCLK相位关系

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/603222/adc08500-adc08500-clk-and-dclk-phase-relation 部件号： ADC0.85万 尊敬的支持人员： 我们的设计使用ADC0.85万时钟频率250MHz，2个并行LVDS通道…

未找到您搜索的内容？发布一个新问题吧。