搜索提示
找到 28 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] ADC08D1020：加电校准

    已解决
    Other Parts Discussed in Thread: ADC08D1020 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/672379/adc08d1020-power-on-calibraion 器件型号： ADC08D1020 大家好。 …

  • 关于ADC08D1020的DDR模式下的数据读取问题！

    如图， ADC08D1020 工作在DDR Clocking in Non-Demultiplexed and Normal Mode的模式。DCLK的相位是0°。 DI、DQ在DCLK的边沿发生变化，我直接利用DCLK的上升沿、下降沿读数，可以吗？

  • 模数转换器ADC08D1020的DDR Clocking in Non-Demultiplexed and Normal Mode问题

    Other Parts Discussed in Thread: ADC08D1020 如图，ADC08D1020工作在DDR Clocking in Non-Demultiplexed and Normal Mode的模式。DCLK的相位是0°。 DI、DQ在DCLK的边沿发生变化，我直接利用DCLK的上升沿、下降沿读数，可以吗？
    • Answered

  • [参考译文] ADC08D1020：焊料作废

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/590069/adc08d1020-solder-voiding 部件号： ADC08D1020 请 告诉 我 此设备上的中心接地/散热垫的可接受焊料空洞百分比是多少。
    • Answered

  • RE: [参考译文] ADC08D1020：驱动ADC输入级

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 你好Antonio 如果要最小化输出数据速率，可以将ADC08D1020配置为DES (双边缘采样)模式。 其中一个输入(Vini+/-或VINQ+/-)将以2倍的输入时钟速率采样，并且输出数据可以从采样速率中解复用1:4。 此模式下的最小输入时钟频率为500 MHz，因此采样速率为1 GSPS，输出数据速率为250兆字(在四个8位端口上)。 在非DES模式下，最小时钟频率为200…

  • RE: [参考译文] ADC08D1020：与FPGA生成的时钟连接

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 你好Antonio ADC CLK输入规格在Vpp (电压峰值到峰值)中列出。 这是FPGA输出时钟指定为VOD (mV)的方式的有效加倍。 因此，250mV的最小输出摆幅相当于500mVpp，这足以满足ADC时钟输入要求。 请确保CLK输入与FPGA时钟驱动器的交流耦合。 这对于在正确的共模电压下正确偏置ADC CLK输入是必要的。 我还想提醒您，FPGA的输出时钟可能比ADC08D1020等器件的时钟通常使用的抖动或噪声更大…

  • 关于 ADC08D1020 DCLK2 的使用

    Other Parts Discussed in Thread: ADC08D1020 您好！ 我看到TI的ADC08D1020 有同步时钟DCLK2，想咨询一下： 如果使用此时钟去接收数据，其接收性能和使用DCLK相比如何？ TI是否推荐使用此时钟去接收数据？ 如果使用ADC08D1020 实现单通道2Gsps的采样，是不是只能使用DCLK？ 非常感谢！

  • 关于ADC08D1020芯片的Vcmo输出管脚电平的问题

    Other Parts Discussed in Thread: LMV321 , ADC08D1020 关于ADC08D1020芯片的Vcmo输出管脚电平的问题，是这样的，现在pcb板上ADC08D1020是用了一个AD驱动器驱动，AD驱动器是带共模输入电压的，所以需要ADC08D1020给AD驱动器一个共模电压，按照ADC08D1020的datasheet第43页描述的，经过一个lmv321，到AD驱动器，现在我让ADC08D1020上电，给PD管脚一个低电平，然后测试AD的Vcmo输出电平，是1…

  • adc08d1020的控制线(1.9V电平)接入 xilinx V5 电平为3.3V的IO BANK

    Other Parts Discussed in Thread: ADC08D1020 , SN74AVC2T245 adc08d1020的所有控制线(1.9V电平)接入 xilinx V5芯片 电平为3.3V的IO BANK，现板子已做好，没有办法换FPGA的IO电平。 控制线有三种： 1）可以直接接高电平（1.9v）或接地，这种可以通过上下拉电阻控制 。 2）FPGA输出脉冲给AD，即3.3V驱动1.9V 如Pin 30 CAL： Calibration Cycle Initiate. 3）AD输出脉冲给FPGA…
    • Answered

  • RE: ADC08D1020的一个VCMO端该如何提供两路共模电压给两路单端转差分电路

    已解决
    Jack ,你好！ 谢谢你的回复，但我还有几个问题想请教下: 1.回复中你说可以使用1片LMV321给两片LMH6555提供共模电压是指 把lmv321的输出端直接连到两片LMH6555的VCM_REF的管脚上吗？ 2.你建议使用预留措施以防止LMV321射随震荡，是否可以详细说明设计应该使用哪些预留措施？ 3.LMV321的最大输出电流是多少？

未找到您搜索的内容？发布一个新问题吧。