Other Parts Discussed in Thread: ADC08D500ADC08D500的校准指示信号CAL_RUN一直是低电平,这个正常吗?
按datasheet描述,CALRUN应该在上电后有一个变高后变低的过程,这个拿示波器抓不到。控制器控制CAL(Calibration Cycle Initiate)来触发校准,CALRUN管脚还是一直是低电平,会是什么原因导致的啊?
ADC供电正常,DCLK是100M,设计是用500M,但时钟芯片现在还没完全调通,只能出来100M,会跟时钟有关吗…
Other Parts Discussed in Thread: ADC08D500 (1)ADC08D500数据手册中给出了控制引脚的VIH和VIL的下限和上限,分别为0.85*VA、0.15*VA,VA一般取1.9V,则VIH和VIL的限制分别为1.615V和0.285V。
但一般我们用的微机芯片输出的1.8V LVCMOS电平都不在这个范围内,我们看到的这款器件的评估板原理图(NI 公司的BIG GIG REFERENCE BOARD REV. 2.0A)中是将这些控制信号直接与xilin…
Other Parts Discussed in Thread: LMX2571 , ADC08D500 , LMX2582 , LMK04906 各位大神,我现在要用LMX2571输出一个500MHZ差分时钟给ADC08D500的LVDS输出用,请教LMX2571的RFOUTTX和RFOUTRX能作为差分输出接吗,比如两个输出时钟相同,调相位差180°这样可行吗?
ADC08D500的参考设计里,用了一个ADTL2-18把单端转差分,这个可靠吗?看原理图symbol,ADTL2-18像是个变压器…
Other Parts Discussed in Thread: LM27761 , ADC08D500 , TPS65251 给公司设计了一个高速数据采集卡,正常使用12V供电,电源入口芯片使用TPS65251,设计及输出电流电对应1.2V-3A、2.5V-2A、3.3V-2A。1.2V对应负载为Spartan6 LX100、CYUSB3014内核供电。2.5V对应负载为LDO转1.9V供ADC08D500、及FPGA IO。3.3V负载对应FPGA IO、AD9517-3 PLL、LDO转1.8V供FPGA…