搜索提示
找到 24 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] ADC12D1600RF：ADC12D1600RF

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1268393/adc12d1600rf-adc12d1600rf 器件型号： ADC12D1600RF 您好！ 是否可以使用 LVPECL 或 CML XO 直接驱动采样时钟输入？ 谢谢！
    • Answered

  • [参考译文] ADC12D1600RF：ADC12D1600RF

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1273295/adc12d1600rf-adc12d1600rf 器件型号： ADC12D1600RF 您好！ 如果模拟 FSR 设置为+1V 峰峰值差分、您能否确认1LSB、即 ADC 灵敏度为1/2…
    • Answered

  • RE: [参考译文] ADC12D1600RF：最大回流焊周期

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好 Richard、 另一个注意事项 忘了提一下.. 除了在组装时发生的1次回流焊(焊球到封装上)外、我们还进行了3次回流焊以鉴定器件。 我们建议回流焊次数不超过3次。 此外、以下这篇文章强烈建议丢弃已卸下的封装： https://www.ti.com/lit/an/ssza002b/ssza002b.pdf 此致、 Rob

  • ADC12D1600RF: adc12d1600

    Part Number: ADC12D1600RF ad输入接信号源，但是信号源没有打开。ad输出如图， ，我调整i，q路的偏移量，要么i和id一起变大要么i和id一起变小，有没有什么办法能让i和id变成0？
    • Answered

  • [参考译文] 适用于集成式90度混合平衡接收器的射频采样 ADC

    已解决
    Other Parts Discussed in Thread: ADC12QJ1600 , ADC12DJ5200RF , ADC12D1000 , ADC12DJ3200 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1060353/rf-sampling…
    • Answered

  • [参考译文] ADC12D1600RF：对1750MHZ ~ 2750MHZ 信号进行采样

    已解决
    Other Parts Discussed in Thread: ADC12D1600RF 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/970172/adc12d1600rf-to-sample-1750mhz-2750mhz-signal 器件型号…
    • Answered

  • ADC12D1600RF对输入1750M到2750M的宽带信号进行采样性能如何？

    已解决
    如题，用上述ADC3.2G采样率，采样1G带宽的信号（1750M到2750M）。 1、我看手册ADC的3dB带宽到2.7G，输入频率到2.7G的话有效位只有7.5位，这7.5位是肯定能达到，还是只是理论值。这样性能是不是不太稳定。 2、我看到手册下方说可以使用3dB带宽以上的频率，但是需要补偿，这个补偿我看AD里没有相应的寄存器设置啊？ 求大佬解答，挺急的不能用的话得赶紧看新的/
    • Answered

  • ADC12D1600的DCLK可以选择与RCLK的相位严格对齐吗？

    已解决
    Other Parts Discussed in Thread: ADC12D1600RF 我选择的芯片是ADC12D1600RF,因为输出数据时钟DCLK是4分频的，而DAC那边也是4分频时钟，因此两个时钟有可能有相位差。我想要通过将DA的数据时钟输给RCLK来对齐ADC的DCLK可行吗？ 我在寄存器Eh中看到，DCLK可以选择要对齐RCLK的相位，原文如下： 但是我在后文又看到说：DCLK与RCLK的相位无明确的关系。到底哪个说的是对的？ 如果不可以，有没有什么方法提供呢？
    • Answered

  • RE: [参考译文] ADC12D1600：DES 模式说明

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Renan、您好！ 对于 ADC12D1600、不幸的是、速率的1/2如图3所示、这不是1：4多路信号分离器/非 DES 模式中的选项。 对于 ADC12D1600RF 、速率为图4-3所示速率的1/2、这是 1：4多路信号分离器/非 DES 模式下的选项。 此致、 Rob
    • Answered

  • [参考译文] ADC12D1600QML-SP：耦合效应

    已解决
    Other Parts Discussed in Thread: ADC12D1600 , ADC12D1600RF 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/942804/adc12d1600qml-sp-coupling-effects 器件型号…

未找到您搜索的内容？发布一个新问题吧。