Search tips
Showing 481 results View by: Thread Post Sort by
    Answered

  • ADC12DJ3200: ADC12DJ3200：JMODE0模式采样幅度异常问题

    Resolved
    Part Number: ADC12DJ3200 按照手册，进行JMODE0模式配置，采集10Mhz，0dBm单音信号，根据器件12bit分辨率，参考800Mv电压计算，采样的信号幅度应该接近满量程2048，但是我实际采样的信号幅度只有18左右，与理论差距32dBm，请问这是什么原因？
    • Resolved
    • Answered

  • RE: ADC12DJ3200: ADC12DJ3200

    Resolved
    好的！谢谢！

  • ADC12DJ3200: ADC12DJ3200在运行一段时间后sync掉链

    Part Number: ADC12DJ3200 Other Parts Discussed in Thread: LMK04828 你好！我在使用ADC12DJ3200在MODE0 4.8G采样率工作下，在运行一段时间后sync会出现掉链情况，一般会恢复建链，但有时恢复建链后，接受的数据就乱掉了； 去读xilinx的fpga中204bip的寄存器STAT_RX_ERR，显示是0X3333_3333 使用LMK04828给ADC3200提供的2.4G时钟 和1.25M sysref（均是lvpecl电平…

  • ADC12DJ3200EVM: ADC12DJ3200

    TI Thinks Resolved
    Part Number: ADC12DJ3200EVM Other Parts Discussed in Thread: LMK04828 , ADC12DJ3200 你好， 我外部使用lmk04828给3200提供sysref（1.25Mhz）和device clk（2.4Ghz），已经做了同步处理。 我如果需要做两片ADC12DJ3200的片间同步的话，我通过手册知道了两种同步方法， 1. 需要自己根据SYSREF_POS 位置，来设定 SYSREF_SEL值； 2. 先使用sysref校准，校准完成后…

  • RE: RE: ADC12DJ3200: 如果要使用sysref校准，是否有推荐的配置流程呢？

    您好， 已经收到了您的案例，调查需要些时间，感谢您的耐心等待 。 TRANSLATE with x English Arabic Hebrew Polish Bulgarian Hindi Portuguese Catalan Hmong Daw Romanian Chinese Simplified Hungarian Russian Chinese Traditional Indonesian Slovak Czech Italian Slovenian …
    • Answered

  • ADC12DJ3200: 如果要使用sysref校准，是否有推荐的配置流程呢？

    Resolved
    Part Number: ADC12DJ3200 Other Parts Discussed in Thread: LMK04828 你好，以下是我目前的配置流程以及配置代码；可以帮我看看是否正确呢？ // 为 ADC12DJ3200、时钟器件和 FPGA 加电。 // 根据需要配置 LMK04828 以提供 ADC CLK 和连续 SYSREF。 // 对 JESD_EN=0进行编程以停止 JESD204B 状态机并允许更改 // 编程 CAL_EN=0以停止校准状态机并允许更改 // 将 JMODE…
    • Resolved
    • Answered

  • ADC12DJ3200: 使用jmode0模式，采样率4.8G，采集2.6~4.6G的信号，出现较大杂散。

    Resolved
    Part Number: ADC12DJ3200 Other Parts Discussed in Thread: LMK04828 , 使用jmode0模式，采样率4.8G，采集2.6~4.6G的信号，出现如下所示的杂散。 需要进行那些校正才可以较小这些杂散呢,； 以下是我的配置,我已经进行了sysref的校准，在启动 CAL_SOFT_TRIG = 1 校准之前。 // 1. 启动或重置设备。 adc_cfg_rom[00] = 32'h000000B0;…
    • Resolved

  • RE: TIDA-01022: ADC12DJ3200AAVR SerDes Layout

    This is the link to the document JESD204B Physical Layer (PHY) https://www.ti.com/lit/ml/slap162/slap162.pdf We are currently using ADC12DJ3200 for the design, so there are some doubts regarding the layout here.

  • ADC12DJ3200: ADC12DJ3200多片同步数据异常，不同ADC间相位差在变化。

    TI Thinks Resolved
    Part Number: ADC12DJ3200 Other Parts Discussed in Thread: LMK04828 数字版采用LMK04828产生采样时钟和sysref，给各片ADC芯片提供时钟同步 ADC芯片采用如下配置： mem_reg0 = {24'h0000B0}; // soft reset wait 200ms mem_reg1 = {24'h020000}; // JESD_EN = 0 mem_reg2 = {24'h006100}; // CAL_EN…
    • Answered

  • RE: [参考译文] ADC12DJ3200：SYSREF

    Resolved
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Gu、 是的、我们拥有广泛的放大器供您挑选、以满足该要求。 不过、我一时想不出能够在此处正常工作的器件型号。 此致！ Eric

Didn't find what you are looking for? Post a new question.