Part Number: ADC12DJ5200RF Other Parts Discussed in Thread: ADC12DJ3200
您好，我们前段时间调试ADC12DJ3200已经调试完成，现在开始调试ADC12DJ5200芯片，其余的配套芯片、电路完全一致，
首先，我们使用单通道10G采样，设置如下：
ADC12DJ5200使用JMODE1模式，K=4.
JESD_CORE_CLK=250MHZ
refclk=250MHZ
ADC_SYSREF_CLK = FPGA_SYSREF_CLK…
Other Parts Discussed in Thread: ADC12DJ3200 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1236460/adc12dj3200-sample-harmonics-is-high 器件型号： ADC12DJ3…
Part Number: ADC12DJ3200 Hello, I designed a test version of the ADC12DJ3200 chip. I collected the digital signal converted from analog signal through FPGA and *** the analog signal through digital signal. Our FPGA engineers used the JMODE1 mode and set…
Part Number: ADC12DJ3200 Other Parts Discussed in Thread: DAC39J82 , , DAC38J82 你好，
DAC38J82, DAC39J82, ADC12DJ3200的PIN Delay信息能提供么？
主要时钟和数据引脚到芯片内部接口的延时？
就像这个FPGA每个管脚的，谢谢。
Part Number: ADC12DJ3200 Other Parts Discussed in Thread: ADC12DJ5200RF , TPS7A92 手册章节9.1 上电顺序这里 以及上一页的电源连接方式提到A1V1和D1V1 使用建议（而非强制）口吻，要求使用同一个电源芯片供电，这样电压可以保持完全一致。但是根据我们这边的设计经验，模拟/数字电源会互相串扰干扰。一般我们会使用2个LDO分别给A1V1/DAVA供电。这个建议有什么说法，独立供电两种1V1有什么潜在隐患，两个调节器导致的电…
Other Parts Discussed in Thread: ADC12DJ3200 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1231651/adc12dj3200-jmode1-data-stitching-issue 器件型号： ADC12…
Other Parts Discussed in Thread: ADC12DJ3200 , LMK04828 , LMX2594 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1036697/adc12dj3200-adc12dj3200-rx_sync…
Part Number: ADC12DJ3200 Other Parts Discussed in Thread: LMK04828 , , TSW14J57EVM
ADC型号为ADC12DJ3200, PLL型号为LMK04828
ADC的采样率为5GSPS，采样时钟提供2.5GSPS，sysref为3.90625MHz，模式为脉冲模式，一次发送8个脉冲，连接FPGA的JESD204B接收核的deviece clk为250MHz，每路时钟经过示波器和频谱仪测量无问题，频率与功率达到要求。在配置完成之后…
