搜索提示
找到 217 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] ADC12DJ5200RF：来自 ADC12DJ5200RF 数据表的 ADC 工作原理

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Ziquan、 是的、您的计算正确、您必须考虑流经平衡-非平衡变压器以及 ADC 前面的焊盘的损耗。 它们都会使您的输入信号衰减。 此致！ Eric
    • Answered

  • RE: [参考译文] ADC12DJ5200RF：对于双链路、每个链路两个通道(总共四个通道)、要引用的正确 JMODE 和表是什么？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Hirano-San、 可以、如果要使用4个通道、则可以使用 JMODE49。 此外、该模式为8倍抽取率模式、这是他们所需的功能吗？ 是的、他们可以查看表6-38。 此致！ Eric
    • Answered

  • RE: [参考译文] ADC12DJ5200RF：器件时钟计算

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Makoto： 否这种理解是不正确的、在单通道模式下、在某个给定的时间只有 INA 或 INB 处于活动状态、提供给 ADC 的器件时钟为2GHz、两个 ADC 内核将在时钟的相对边沿对同一输入进行采样、即在上升沿对 A 样本进行采样、在下降沿对 B 样本进行采样。 这样会产生一组交错数据、因此无论每个 ADC 内核运行的采样频率是多少、ADC 的有效采样频率都是其2倍…
    • Answered

  • RE: [参考译文] ADC12DJ5200RF：平衡-非平衡变压器更改

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 David： 我将关闭此帖子、正如我在您的电子邮件中所回答的那样。 谢谢。 Rob

  • ADC12DJ5200RF: 寄存器0x2c1始终报LINK_ALARM

    TI 认为已经解决
    Part Number: ADC12DJ5200RF Other Parts Discussed in Thread: LMX2594 , LMK04832 您好， 我正在调试ADC12dj5200这块ADC芯片，10G采样率，采用JMODE1，adc的dclk和sysref分别由lmx2594给出，K=4，sysref = 31.25MHz。LMX2594的Fosc=100MHz，SYNC和sysrefreq均为31.25MHz。这三个频率都由LMK04832输出。 这三个外设芯片的寄存器配置分别如下…
    • Answered

  • RE: [参考译文] ADC12DJ5200RFEVM：与 TSW14J58EVM 配合使用

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好 Kei、 是的、TSW14J58可以支持 ADC12DJ5200RF EVM。 此致！ Eric
    • Answered

  • [参考译文] ADC12DJ5200RF：JMODE39的链路/通道配置

    已解决
    Other Parts Discussed in Thread: ADC12DJ5200RF 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1382741/adc12dj5200rf-link-lane-configuration-for-jmode…

  • RE: [参考译文] ADC12DJ5200RF：将 ADC12DJ5200RF TMSTP 连接到 FPGA

    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Tamami、 无法满足 ADC TMSTP 引脚的共模要求、LVDS 信号的共模要求将它们直流耦合在一起、理想解决方案是在两者之间使用电阻分压器来满足共模要求。 如果您可以对 LVDS 信号进行交流耦合、则这可以起作用、因为您可以偏置交流耦合电容器的任一侧。 此致！ 埃里克·克莱克纳
    • Answered

  • RE: [参考译文] ADC12DJ5200RF：零中频设计参考资料

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Jongroh、您好！ 我已检查、就原理图而言、我们必须提供的壁橱式设备是 TI.com 上提供的 TRF1208 + ADC12DJ5200RF EVM 设计。 此致！ 埃里克
    • Answered

  • [参考译文] ADC12DJ5200RF：JESD 模式最大长度

    已解决
    Other Parts Discussed in Thread: DAC39RF10 , ADC12DJ5200RF 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1367896/adc12dj5200rf-jesd-pattern-maximum-l…

未找到您搜索的内容？发布一个新问题吧。