搜索提示
找到 84 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] ADC12DL3200：是否需要 ADC12DL3200 SYSREF？

    已解决
    Other Parts Discussed in Thread: ADC12DL3200 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/791783/adc12dl3200-adc12dl3200-sysref-required 器件型号： ADC12D…
    • Answered

  • [参考译文] ADC12DL3200：电源序列

    已解决
    Other Parts Discussed in Thread: ADC12DL3200 , ADC12DL3200EVM 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/976203/adc12dl3200-power-sequence 器件型号： ADC…
    • Answered

  • RE: [参考译文] TINA/Spice/ADC12DL3200：Tina/Spice/ADC12DL3200

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 你好 Daniele 这可能奏效。 您可能仍需要额外的电阻器从 PECL 转换器的 Q0和/Q0接地。 最好将这些器件包含在电路板设计中、如果不需要这些器件、则不组装组件。 目标是满足 ADC12DL3200数据表表表6.3的 SYSREF VDMI 和 VID 要求建议运行条件。 假设 SYSREF_LVPECL_EN = 1、SYSREF+和 SYSREF-处有50 Ω…
    • Answered

  • [参考译文] ADC12DL3200：寄存器编程序列

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/967886/adc12dl3200-register-programming-sequence 器件型号： ADC12DL3200 您好！ 我正在使用上述@ 800MHz 采样率并尝试在 FPGA 中捕获数据…
    • Answered

  • [参考译文] ADC12DL3200：杂散问题

    已解决
    Other Parts Discussed in Thread: ADC12DL3200 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/939977/adc12dl3200-spurs-issue 器件型号： ADC12DL3200 你(们)好，先生 …
    • Answered

  • RE: [参考译文] ADC12DL3200：BIAS 引脚的纹波要求

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Jason、 该纹波对 VLVDS 和 VD11的性能至关重要。 VA19电源纹波对性能的影响中等、而 VA11纹波对性能的影响最大。 如果在低功耗后台校准模式下使用芯片、则 VA19电源纹波变得更加重要。 进行详细分析并不容易。 我建议 遵循 ADC EVM 使用的电源设计、或使用 与 EVM 上使用的电源具有相同规格的电源。 此致、 Jim
    • Answered

  • RE: [参考译文] ADC12DL3200：高速 LVDS 接口

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的先生： 感谢您的建议。 由于每个通道的 ADC12DL3200数据速率为38.4Gbps、但 Xilinx FPGA 无法处理此数据速率以执行 DDC。 您是否建议使用 Xilinx FPGA 器件型号？ 提前感谢。 Wesley
    • Answered

  • [参考译文] ADC12DL3200：(FS/4 +/- Fin)杂散问题

    已解决
    Other Parts Discussed in Thread: ADC12DL3200 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/939069/adc12dl3200-fs-4---fin-spur-issue 器件型号： ADC12DL3200 …
    • Answered

  • [参考译文] ADC12DL3200：SYSREF 内部终端

    已解决
    Other Parts Discussed in Thread: ADC12DL3200 , LMX2594 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/929329/adc12dl3200-sysref-internal-termination 器件型号…

  • [参考译文] ADC12DL3200：交错杂散：如何降低其功率级别

    Other Parts Discussed in Thread: ADC12DL3200 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/961165/adc12dl3200-interleaving-spurious-how-to-reduce-its…

未找到您搜索的内容？发布一个新问题吧。