搜索提示
找到 4 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] ADC12J2700EVM：连接到 Xilinx Kintex Ulstrascale + KCU116开发板

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 查尔斯 我认为您需要就此咨询 Xilinx。 我 现在要关闭此帖子。 如果您仍然认为您可能需要 TI 的帮助、请随时打开另一篇文章。 此致、 Jim

  • 咨询ADC12J2700EVM TSW14J56EVM

    Other Parts Discussed in Thread: ADC12J2700EVM 1）两款开发板的报价？是否有现货，若否，购货周期多长？ 2）针对这两款开发板，你们是否有FAE支持？ 3）请帮我们确认一下：ADC12J2700EVM 最高的单端输入信号的电压幅值范围是900mVpp，我们的目标信号预计达1.25Vpp？ 4）TSW14J56EVM 有没有GPIO资源可供用户输入外部同步或触发信号？ 5）两款开发板都有配套软件，软件是否提供可调用的API，支持用户在此基础上进行二次开发…
    • Answered

  • TSW14J56EVM

    已解决
    Other Parts Discussed in Thread: ADC12J2700 , ADC12J2700EVM TSW14J56EVM配套的pc软件中，在SelectADC下拉列表中怎么没有ADC12J2700型号的高速采集板卡？

  • LMK 04828 使用单PLL 0-delay模式，通过PLL2倍频

    Other Parts Discussed in Thread: LMK04828 , ADC12J2700EVM TI的工程师您好： 我在使用贵公司的ADC12J2700EVM做设计时，想从LMK04828的OSCin端输入16MHz的时钟，只使用单个PLL，通过PLL2的0-delay模式倍频出2.56GHz的ADC采样时钟和0-delay的SYSREF 16MHz的时钟，遇到了PLL无法锁定的问题。我已经按附件的文档建议的修改了ADC12J2700EVM。
    • tidu752-Synchronization of JESD204B Giga-Sample ADCs using Xilinx Platform for Phased Array Radars.pdf

未找到您搜索的内容？发布一个新问题吧。