搜索提示
找到 80 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] ADC12J4000EVM：Altera FPGA参考设计，用于使用JESD连接ADC，并在高速GSPS采样速率下处理FFT/FIR

    已解决
    Other Parts Discussed in Thread: ADC12DJ3200 , ADC12J4000 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/657472/adc12j4000evm-altera-fpga-reference-design…
    • Answered

  • RE: [参考译文] TIDA-01021：可供购买？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Kevin： [引用用户="Kevin Chaves">]我的团队有两 个 ADC12DJ3200EVM 、然后还有另外六 个 ADC12J4000EVM 。 TIDA-01021 、 TIDA-01023 、 TIDA-01024是否 也能够同步 ADC12J4000 、或者硬件是否不匹配？[/报价] ADC12DJ3200EVM 和 ADC12J4000EVM 之间的时钟输入连接存在差异…
    • Answered

  • RE: [参考译文] DAC38RF82EVM：LMFSHd = 82380时的 JESD204B 帧格式

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好 Eben、 感谢您的回答。 我想我的理解是正确的。 但是、在这种情况下、在每个 FPGA 时钟周期中发送到 DAC 的样本数不是整数。 这是否意味着 FPGA 中的并行处理很难管理？ I/Q 输入而不是实际输入是使用 DAC 的更可取的方式吗？ 在旁路模式下使用 ADC12J4000EVM 时、我也有类似的问题、因为分辨率为12位、而每个 JESD IP 内核需要为每个通道提供32位输入…
    • Answered

  • [参考译文] DAC38RF82EVM：DAC38RF82EVM GUI 中的警报、DAC 通道 READ_ERROR 和 READ_ERROR

    已解决
    Other Parts Discussed in Thread: DAC38RF82EVM , ADC12J4000EVM 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/676989/dac38rf82evm-alarms-in-dac38rf82evm…
    • Answered

  • RE: [参考译文] TSW14J56EVM：需要使用 HSDC 每333us 采集一次数据、而不是覆盖数据

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 你好 Darren TSW14J56EVM 中的高速数据转换器专业版捕捉固件无法按顺序存储多个触发的捕捉记录。 它仅用于将单个记录存储到存储器中、以便随后下载到 PC 进行处理和分析。 您需要修改现有固件、以添加执行多个触发捕获的能力、这些捕获加在一起可达到指定的总记录大小、然后读取较大的复合记录。 ADC12J4000EVM 还可与一些不同的 Xilinx 开发平台配合使用…
    • Answered

  • RE: [参考译文] ADC12J4000：多ADC同步(或多ADC板同步)

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 1.为什么需要LMK0.0301万。 2.图5是否适用于 TI的应用 程序slyt638？ -图5中显示的内容与ADC12J400EVM上的内容最相似。 3.如果执行"2-or-4-ADC-clocking.pdf"中显示的操作，则需要太多的PLL +缓冲器。 它不适合我们的主板。 我的一个原始问题是为什么要将其中一个TRF3756带到ADC12J4000EVM上的LMK0…
    • Answered

  • RE: [参考译文] ADC12J1600EVM：ADc12J1600修订版 E3原理图

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 你好，Dmitri 可通过以下链接获取 ADC12J1600EVM 版本 E3原理图。 ADC12J4000修订版 E3和 ADC12J1600EVM 修订版 E3之间的唯一区别是 ADC 器件型号。 e2e.ti.com/.../ADC12J4000EVM-Schematic-Prints.-Rev-E3.PDF 此致、 Jim B
    • Answered

  • [参考译文] TSW14J56EVM：ADC12J4000EVM小数

    已解决
    Other Parts Discussed in Thread: ADC12J4000 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/593230/tsw14j56evm-adc12j4000evm-decimation 部件号： TSW14J56EVM …

  • LMK 04828 使用单PLL 0-delay模式，通过PLL2倍频

    Other Parts Discussed in Thread: LMK04828 , ADC12J2700EVM TI的工程师您好： 我在使用贵公司的ADC12J2700EVM做设计时，想从LMK04828的OSCin端输入16MHz的时钟，只使用单个PLL，通过PLL2的0-delay模式倍频出2.56GHz的ADC采样时钟和0-delay的SYSREF 16MHz的时钟，遇到了PLL无法锁定的问题。我已经按附件的文档建议的修改了ADC12J2700EVM。
    • tidu752-Synchronization of JESD204B Giga-Sample ADCs using Xilinx Platform for Phased Array Radars.pdf
    • Answered

  • [参考译文] LED WIFI 智能灯泡。

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/702149/led-wifi-smart-bulb 大家好、 我想设计一个具有标准交流输入的 WiFi 操作智能 LED 灯泡、还需要通过微控制器控制调光、还将驱动 WiFi 模块。 是否有人可以为这些要求推荐任何解决方案…

未找到您搜索的内容？发布一个新问题吧。