搜索提示
找到 85 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] TSW14J56EVM：迁移到独立FPGA (Altera)设计

    已解决
    Other Parts Discussed in Thread: ADC12J4000EVM , ADC12J4000 , ADC12DJ3200 , ADC12DJ3200EVM 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/630558/tsw14j56evm…
    • Answered

  • RE: [参考译文] ADC10D1500RB：VC 中 FPGA 和 API 编码的固件编码

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 你(们)好、金西 ADC12J1600EVM 具有相同的不平衡变压器(与 ADC12J4000EVM 相同)、可限制低频使用。 ADS54J20EVM 使用平衡-非平衡变压器(迷你电路 ADT1-1WT)、具有更好的低频响应、并且应该能够很好地满足您10MHz 至400MHz 的需求。 此致、 Jim B
    • Answered

  • [参考译文] ADC12J4000：关于传输层中的映射格式

    已解决
    Other Parts Discussed in Thread: ADC12J4000 , TRF3765 , ADC12J4000EVM 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/671990/adc12j4000-about-mapping-formats…
    • Answered

  • [参考译文] ADC12J4000EVM：ADC12J4000EVM测试模式–数据校准

    已解决
    Other Parts Discussed in Thread: ADC12J4000EVM , ADC12J4000 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/651945/adc12j4000evm-adc12j4000evm-test-pattern…
    • Answered

  • RE: [参考译文] TSW14J56EVM：ACD12J4000 -更改 JESD204B K 值和 SYSREF 频率

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 你(们)好 K 值可以更改为16。 为了实现这一目标并使 ADC 和 FPGA 都正常工作、需要进行以下更改： ADC 寄存器设置-将 KM1 (K-1)值从3更改为15。 应编辑以下配置文件： ADC12J4000_DB1_DDR.cfg 该文件位于以下文件夹中： C：\Program Files (x86)\Texas Instruments\ADC12J4000EVM…
    • Answered

  • RE: [参考译文] DAC38RF82EVM：LMFSHd = 82380时的 JESD204B 帧格式

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好 Eben、 感谢您的回答。 我想我的理解是正确的。 但是、在这种情况下、在每个 FPGA 时钟周期中发送到 DAC 的样本数不是整数。 这是否意味着 FPGA 中的并行处理很难管理？ I/Q 输入而不是实际输入是使用 DAC 的更可取的方式吗？ 在旁路模式下使用 ADC12J4000EVM 时、我也有类似的问题、因为分辨率为12位、而每个 JESD IP 内核需要为每个通道提供32位输入…
    • Answered

  • [参考译文] ADC12J4000EVM：Altera FPGA参考设计，用于使用JESD连接ADC，并在高速GSPS采样速率下处理FFT/FIR

    已解决
    Other Parts Discussed in Thread: ADC12DJ3200 , ADC12J4000 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/657472/adc12j4000evm-altera-fpga-reference-design…
    • Answered

  • RE: [参考译文] TIDA-01021：可供购买？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Kevin： [引用用户="Kevin Chaves">]我的团队有两 个 ADC12DJ3200EVM 、然后还有另外六 个 ADC12J4000EVM 。 TIDA-01021 、 TIDA-01023 、 TIDA-01024是否 也能够同步 ADC12J4000 、或者硬件是否不匹配？[/报价] ADC12DJ3200EVM 和 ADC12J4000EVM 之间的时钟输入连接存在差异…
    • Answered

  • [参考译文] DAC38RF82EVM：DAC38RF82EVM GUI 中的警报、DAC 通道 READ_ERROR 和 READ_ERROR

    已解决
    Other Parts Discussed in Thread: DAC38RF82EVM , ADC12J4000EVM 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/676989/dac38rf82evm-alarms-in-dac38rf82evm…
    • Answered

  • RE: [参考译文] TSW14J56EVM：需要使用 HSDC 每333us 采集一次数据、而不是覆盖数据

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 你好 Darren TSW14J56EVM 中的高速数据转换器专业版捕捉固件无法按顺序存储多个触发的捕捉记录。 它仅用于将单个记录存储到存储器中、以便随后下载到 PC 进行处理和分析。 您需要修改现有固件、以添加执行多个触发捕获的能力、这些捕获加在一起可达到指定的总记录大小、然后读取较大的复合记录。 ADC12J4000EVM 还可与一些不同的 Xilinx 开发平台配合使用…

未找到您搜索的内容？发布一个新问题吧。