Answered

• RE: [参考译文] ADC12SJ1600：我们是否有此器件及# 39；s IBIS 或 SPICE 模型？

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的玉溪： 这里是用于 ADC12QJ1600的 IBIS 模型、它是 SJ1600器件的四通道版本。 请参见随附的。 THX： Rob e2e.ti.com/.../1050.TI_5F00_ADC12QJ1600_5F00_30May2022-_2800_1_2900_.7z

  • 1 年多前
  • 数据转换器（参考译文帖）
  • 数据转换器（参考译文帖）(Read Only)
Answered

• RE: [参考译文] ADC12SJ1600-Q1：在单端配置下的性能

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 大家好，Danilo， 以下是 ADC 在采用单端输入时的1G 采样和100MHz 输入下的性能。 您可以看到、使用具有单端输入的 ADC、因此 SFDR 和谐波相关性能下降。 此致、 Neeraj

  • 1 年多前
  • 数据转换器（参考译文帖）
  • 数据转换器（参考译文帖）(Read Only)
Answered

• RE: [参考译文] ADC12SJ1600：有关时间戳的一些问题

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Rayna、 时间戳输入充当与 ADC 内核并行的1位 ADC 采样 INN、两者都通过器件具有匹配的延迟。 例如、如果时间戳设置每个 ADC 采样和输出的采样、并且将其输出添加到每个 ADC 采样的 LSB 中。 当时间戳输入为低电平时、ADC 采样的 LSB 将为低电平、但当时间戳信号变为高电平时、LSB 也将变为高电平。 此致、 Neeraj

  • 2 年多前
  • 数据转换器（参考译文帖）
  • 数据转换器（参考译文帖）(Read Only)
Answered

• RE: [参考译文] MSP430FR6043：精确的频率测量

  

  admin

  已解决

  请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Michael、 因为您的时间分辨率小于1ns。 您可能需要>1GSPS 的 ADC 来对方波信号进行采样。 您可以尝试 使用此 ADC12SJ1600-Q1 。 这只是一个建议。 我不是 ADC 专家、您的应用可能有更好的选择。 此致、 现金 Hao

  • 3 年多前
  • MSP 低功耗微控制器（参考译文帖）
  • MSP 低功耗微控制器（参考译文帖）(Read Only)

未找到您搜索的内容？发布一个新问题吧。