搜索提示
找到 12 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] ADC32J25：ADC32J25：JESD204B 配置(第2部分)

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Andrew、您好！ 我已下载您的最新文件、其中确实显示了 SYSREF 脉冲发生器。 是否需要设置另一个寄存器来启用 pulse sysref？ 是的、我刚刚意识到您对 SYNC_MODE 寄存器设置不正确。 设置寄存器0x143 = 13。 这使您可以从同步 SPI 命令获取脉冲发生器信号。 我已在下面附加了这个.tcs 文件(很抱歉没有将我昨天使用的文件附加到该回复中…
    • Answered

  • RE: [参考译文] ADC32J25：JESD204B 配置

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Andrew、您好！ 要在切换同步后仅为 SYSREF 生成脉冲、您只需要设置寄存器0x139[1：0]= 0 (使 SYSREF_MUX =正常同步)。 希望这对您有所帮助！ 此致！ 安德烈亚
    • Answered

  • RE: [参考译文] ADC32J25：ADC JESD CAN&#39；t link 与接收器 FPGA

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的春松： 该器件需要符合 JESD204B 标准。 这意味着要开始启动到 FPGA 的链路、首先必须发出 CGS (代码组同步)请求。 这是通过将 SYNC 信号置为有效(低电平有效)来启动的。 CGS 阶段完成后、器件将进入启动过程的 ILAS (初始通道对齐序列)阶段、FPGA 将 在 ILAS 完成时取消对 SYNC 信号的置位、从而向 ADC 指示 FPGA 已准备好接收实际的采样数据…
    • Answered

  • RE: [参考译文] ADC32J25：Sync 和 Sysref 是否可以使用单端布线而不是差分布线

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的志刚： 数据表未引用任何用于驱动此单端运算的选项。 我们建议您以差分方式驱动 Sync 和 Sysref。 此致、Amy
    • Answered

  • RE: [参考译文] ADC32J25：与 FPGA 连接

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Andrew、您好！ 因此对于正常的 ADC 操作，默认值全部为零。 这是否正确？ 正确、ADC32J24的所有寄存器默认为0x00。 您能看一下格式是否可以使用吗？ 查看您上传的最后一个配置文件、它应该能够在 如果您将第1行从"ADC32xx"更改为"ADC32Jxx"、并使用 ADC32Jxx GUI 页面。 否则、数据将无法读入…
    • Answered

  • [参考译文] LMK04828：无 SYSREF 输出

    已解决
    Other Parts Discussed in Thread: LMK04828 , ADC32J25 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1250404/lmk04828-no-sysref-output 器件型号： LMK04828 主题中讨论的其他器件…
    • Answered

  • RE: [参考译文] ADC32J25EVM：TSW14J50EVM 设置存在噪声问题

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Archie、 请按照随附文档中的步骤操作。 我们不会看到您报告的问题。 在配置电路板之前、务必发出 ADC 复位命令。 此致、 吉姆 e2e.ti.com/.../ADC32J25.pptx

  • ADC32J25: ADC32J25的时钟电平问题

    TI 认为已经解决
    Part Number: ADC32J25 您好： 我们想使用ADC32J25这款ADC，在看芯片规格书的过程中，有个参数需要请教确认一下： Input clock common-mode voltage 是0.95V，是否意味着我输入的时钟如果是方波，对地做参考时，高电平只能是0.95V。 芯片的供电是1.8V，那么芯片的通信SPI数据电平也是1.8V是吧 感谢回复！
    • Answered

  • RE: [参考译文] ADC32J25：原理图审阅请求和时钟速率

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 谢谢 Jim
    • Answered

  • RE: [参考译文] LMH6551：原理图审阅请求

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 感谢 Andrew、这是一个重大进步、让我有机会定期完成我以前做过的一些事情、 我想我在 Intersil 开发这一流程的同时，发表了一系列关于这一流程的背景文章-如果你想详细地埋葬，我可以寻找这些文章，其中很多都是在这一过程中积累的(并且充分发挥作用) ADC + FDA +滤波器演示板、这个演示板面向平衡-输出材料是我在这里向您展示的内容的前身、涉及许多其他很酷的东西、我认为这仍然是通过100Mhz…

未找到您搜索的内容？发布一个新问题吧。