搜索提示
找到 24 个结果 查看 问题 帖子 排序依据
    Answered

  • [参考译文] ADC3643EVM：用于并行/串行 CMOS 接口的 IP

    已解决
    Other Parts Discussed in Thread: ADC3643EVM 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1411422/adc3643evm-ip-for-the-parallel-serial-cmos-interfa…
    • Answered

  • [参考译文] ADC3643EVM：ADC3643

    已解决
    Other Parts Discussed in Thread: ADC3642 , ADC3643EVM , ADC3644 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1381640/adc3643evm-adc3643 器件型号： ADC3643EV…
    • Answered

  • RE: [参考译文] ADC3643EVM：与 DCLK 并行

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Fabien： 如果您希望使用 FPGA 时钟、看起来该电路板仅针对来自 FPGA 的单端输入时钟进行了配置。 因此您需要相应地修改网络。 此外、您需要设置寄存器0x0E 的位0以启用 SE 端时钟输入。 谢谢！ 谢谢、 Fadi

  • [参考译文] ADC3643EVM：REV E 原理图2的相关阐述

    Other Parts Discussed in Thread: ADC3643EVM , ADC3643 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1351408/adc3643evm-clarification-about-the-rev-e-schematic…
    • Answered

  • [参考译文] ADC3643EVM：REV E 原理图的相关阐述

    已解决
    Other Parts Discussed in Thread: ADC3643EVM 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1320983/adc3643evm-clarification-about-the-rev-e-schematic …
    • Answered

  • RE: [参考译文] ADC3642EVM：ADC3642EVM 的参考设计

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Ben： 与上一帖子中相同、目前请参阅 ADC3643EVM。 这应该是设计文件的直接链接。 https://dr-download.ti.com/design-tools-simulation/design-tool/MD-RqDTT8aXCs/01.00.00.0A/sbar014a.zip 唯一的区别是 ADC 具有更快的速度器件。 此致、Chase
    • Answered

  • RE: [参考译文] ADC3643EVM：J1和 J3连接

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Archie。 该 EVM 的照片是正确的- ADC3643EVM 上填充了两个 SMA 连接器。 如果客户希望电路板 采用放大器配置、则可以使用 J1/J4连接器；如果客户希望电路板采用平衡-非平衡变压器配置、则可以使用 J2/J5连接器。 放大器 配置具有20MHz LPF、平衡-非平衡变压器配置具有可针对应用修改的滤波功能。 此致、Amy
    • Answered

  • [参考译文] ADC3643EVM：CDCE6214时钟发生器的配置

    已解决
    Other Parts Discussed in Thread: ADC3662EVM , ADC3643EVM , ADC3643 , CDCE6214 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1205305/adc3643evm-configuration…
    • Answered

  • RE: [参考译文] ADC3643：ADC3643EVM

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Ronhua： 我们使用定制 FPGA 板(TSW1400EVM)接收 ADC 数据并在我们的许多 EVM 上生成 DAC 数据。 任何能够以产生的串行化速率接收 LVDS 数据信号的器件都非常适合使用、包括 MCU、DSP、FPGA 等 了解模式(1/2线制、1线制、2线制)和输出分辨率非常重要、这两种模式决定了产生的串行化速率是多少。 如需更多信息 、请参阅 ADC3683数据表第37页的表8…
    • Answered

  • [参考译文] ADC3643EVM：TI 原理图和 PSpice

    已解决
    Other Parts Discussed in Thread: THS4541 , ADC3643EVM , THS4551 , THS4521 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1179420/adc3643evm-schematics-and…

未找到您搜索的内容？发布一个新问题吧。