Answered

• RE: ADC3664EVM: 用SPI配置DDC的时候，FCLK遇到的问题

  

  Alice

  已解决

  您好， 再次建议您参考ADC3664-SP数据手册，而不是ADC3664数据手册。ADC3664-SP数据手册中的图7-32指示了I和Q数据默认如何输出。 I和Q数据的顺序可以通过寄存器配置进行交换，正如你提到的。如果你配置寄存器以交换I和Q，它们将相对于FCLK被交换，这意味着Q将会在FCLK的上升沿输出，而I将在FCLK的下降沿输出。交换I和Q不会影响FCLK，也不会改变FCLK的状态。我之前帖子中的DCLK方程是正确的。请尝试我之前帖子中的配置和DCLK，并告诉我们这是否解决了你的FCLK问题…

  • 2 个月前
  • 数据转换器
  • 数据转换器论坛

未找到您搜索的内容？发布一个新问题吧。