Other Parts Discussed in Thread: ADC3664EVM , ADC3664 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1470483/adc3664evm-hsdc-pro-v6-0-for-adc3664evm 器件型号…
Part Number: ADC3664EVM Other Parts Discussed in Thread: ADC3664 , , ADC3664-SP
用SPI配置DDC的时候,如果不过DDC,FCLK波形正常(为占空比50%的方波);过DDC时,用示波器显示FCLK的波形占空比不规律且有些地方高电平变成低电平
Part Number: ADC3664EVM 你好,我想把这个ADC3664EVM由巴伦输入改成FDA输入,需要进行以下部分的焊接,但是不知道电路板上相关器件的摆放(没有PCB文件不好看是怎么摆放的,即不知道是要横着焊接还是竖着焊接,看不出来)?你们可以提供一下这几个原件具体是怎么摆放的吗?或者说你们可以帮忙焊接?我这可以出人工费
Part Number: ADC3664EVM Other Parts Discussed in Thread: ADC3664 ,
在ADC3664的datasheet中有说明如何更改输入端口以使得可以通过FPGA给ADC提供一个单端时钟,如下图,很明显,图中的CLKP是没有接入电容的
而在你们提供的ADC3664EVM_FMC_Clocking.pptx中却需要把电容加上,如下图所示
请问:应该以哪一种为准呢?我目前是按照图二进行电路板修改的
还有一个问题就是,在图一的红框中提到需要通过SPI配置一下ADC才能进行…
Part Number: ADC3664EVM Other Parts Discussed in Thread: ADC3664 根据ADC3664EVM_FMC_Clocking.pdf文档进行修改后,即实现如下图所示功能
问题: (tip:FPGA的程序中仅有图一所示的这一个ILA核)
我在FPGA有一个ILA核,这个ILA核的时钟信号是clk_data,如下图一所示,这个时钟信号是由ADC3664的DCLKP、DCLKM引脚经过差分转单端而生成的。请问为什么在生成bitstream后下载给FPGA之后会出现下图二所示的错误…