搜索提示
找到 28 个结果 查看 问题 帖子 排序依据
    Answered

  • RE: [参考译文] ADC3564：是否提供 EVM？

    已解决
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的和彦三： 双通道版本的 ADC3664EVM 可用于评估单通道版本(ADC3564)。 此致、Chase

  • RE: ADC3664EVM: ADC3664EVM

    您好， 可以在下面链接下载 ADC3664EVM 设计文件，如下截图所示，里面有gerber， ODB ++ 文件 https://www.ti.com.cn/tool/cn/ADC3664EVM

  • RE: ADC3660EVM: ADC3664EVM

    您好， 可以的，需要选择custom pattern，而不是 ramp pattern，然后在CUSTOM PAT中写入01001000111010
    • Answered

  • RE: ADC3664EVM: ADC3664EVM

    已解决
    您好，您的问题我这边帮您确认了： 如果这些 IO (FPGA 侧)的状态为高阻态，则只要决定通过 USB 进行连接并使用 GUI 进行编程，就可以实现这一点。 否则，这些线路中的任何一条都可能存在争用，这将不允许 SPI 接口正常工作。

  • RE: ADC3664EVM: ADC3664EVM

    很抱歉回复这么迟！关于 图二所示的错误，图中下半部分已给出3个解决方案，请尝试测试。 关于您说的FPGA ILA核的clk_data时钟信号冲突的问题，很抱歉没有相关经验分享。
    • Answered

  • ADC3664EVM: ADC3664EVM

    已解决
    Part Number: ADC3664EVM 在上图中，ADC的采样时钟和DCLKIN都是方波，请问可以是正弦波吗？也就是采样时钟和DCLKIN都是正弦波的话会不会影响ADC识别？

  • ADC3664EVM: ADC3664EVM

    TI 认为已经解决
    Part Number: ADC3664EVM Other Parts Discussed in Thread: ADC3664 , 在ADC3664的datasheet中有说明如何更改输入端口以使得可以通过FPGA给ADC提供一个单端时钟，如下图，很明显，图中的CLKP是没有接入电容的 而在你们提供的ADC3664EVM_FMC_Clocking.pptx中却需要把电容加上，如下图所示 请问：应该以哪一种为准呢？我目前是按照图二进行电路板修改的 还有一个问题就是，在图一的红框中提到需要通过SPI配置一下ADC才能进行…

  • RE: ADC3660EVM: ADC3664EVM

    方便将示波器测试的DCLKM和DCLKP的波形附上看下吗？

  • RE: ADC3664: Input interface usage issue

    抱歉，刚才不小心点了回复。 关于您的 第三个问题，CLK和DCLKIN没有特殊要求，可以使用不同的时钟源，但要确保他们都能对参考源进行锁定。 在ADC3664EVM user's guide中有这样介绍：

  • RE: ADC3664EVM: ADC3664EVM

    bin chen 说： ADC3664在1-wire情况是latency是1个时钟周期， 请问这个时钟周期指的是采样时钟的时钟周期还是DCLK的时钟周期。 采样时钟的时钟周期。 bin chen 说： 下图是我找到的时序图，好像采样时钟也是对信号进行DDR采样吗？ 是的，采样时钟是对信号进行采样的，而DCLK指的是串行LVDS输出的时钟。2-wire SLVDS或1-wire SLVDS是串行LVDS输出模式。

未找到您搜索的内容？发布一个新问题吧。